```
DIALOG(R) File 351: Derwent WPI
     (c) 2004 Thomson Derwent. All rts. reserv.
     010818083
                  **Image available**
     WPI Acc No: 1996-315036/ 199632
     Related WPI Acc No: 1997-251447
     XRAM Acc No: C96-100156
     XRPX Acc No: N96-265194
       Thin film capacitor for semiconductor memory e.g. DRAM - in which lattice
       constants of dielectric material in perovskite type crystal structure and
       electrically conductive crystal structure of tetragonal system are
       related by specified relationship
     Patent Assignee: TOSHIBA KK (TOKE )
     Inventor: ABE K; EGUCHI K; FUKUSHIMA N; KAWAKUBO T; KOMATSU S; SANO K
     Number of Countries: 002 Number of Patents: 003
     Patent Family:
     Patent No
                   Kind
                          Date
                                  Applicat No
                                                 Kind
                                                        Date
                                                                 Week
     JP 8139292
                   Α
                        19960531 JP 9582091
                                                  Α
                                                      19950315
                                                                199632 B
CON US 5739563
                    Α
                        19980414 US 95559945
                                                  Α
                                                      19951117
                                                                199822
     US 5760432
                        19980602 US 95418299
                    Α
                                                      19950407
                                                  Α
                                                                199829
     Priority Applications (No Type Date): JP 94221340 A 19940916; JP 94106449 A
       19940520; JP 95232509 A 19950911
     Patent Details:
     Patent No Kind Lan Pg
                              Main IPC
                                          Filing Notes
     JP 8139292
                         28 H01L-027/108
                  A
     US 5739563
                  Α
                         26 H01L-029/94
                  Α
     US 5760432
                            H01L-027/108
     Abstract (Basic): JP 8139292 A
             The thin film capacitor has an electrically conductive substrate
         (5) which consists of an electrically conductive material. The surface
         of the substrate has a crystal structure of tetragonal shape. A
         dielectric film (3) which consists of TiO3 and having a perovskite type
         crystal structure is formed on this substrate. An upper electrode (4)
         is formed on this dielectric film.
             The curie temperature of the dielectric material is less than 150
         degrees centigrade. The lattice constant (ad) of the dielectric
         material of the perovskite type crystal structure and the electrically
         conductive lattice constant (as) of crystal structure of the tetragonal
         system are related to each other by satisfying a relation 1.002 <=
         ad/as <= 1.015.
             ADVANTAGE - Improves residual dielectric polarisation of capacitor
         depending on temperature range. Increases capacitance. Prevents
         reduction in coercive electric field and residual dielectric
         polarisation in capacitor.
             Dwg.1/28
     Title Terms: THIN; FILM; CAPACITOR; SEMICONDUCTOR; MEMORY; DRAM; LATTICE;
       CONSTANT; DIELECTRIC; MATERIAL; PEROVSKITE; TYPE; CRYSTAL; STRUCTURE;
       ELECTRIC; CONDUCTING; CRYSTAL; STRUCTURE; TETRAGONAL; SYSTEM; RELATED;
       SPECIFIED; RELATED
     Derwent Class: L03; U12; U14
     International Patent Class (Main): H01L-027/108; H01L-029/94
     International Patent Class (Additional): H01L-021/822; H01L-021/8242;
       H01L-027/04
     File Segment: CPI; EPI
    Manual Codes (CPI/A-N): L03-G04A; L04-C14A
    Manual Codes (EPI/S-X): U12-B03B; U12-C02X; U14-A03F
     Derwent Registry Numbers: 1966-U
```

26-Feb-04

1

	* *
	₩ **** ****
그는 그는 그는 그는 그는 그를 하는 것이 되었다. 그는 그를 살아보고 있는 것이 없는 그는 그를 살아보고 있다. 그는 그를 살아보고 있는 것이 없는 그를 살아보고 있다. 그는 그를 살아보고 있다.	
	1
	No.
	4 - 15 - 15 - 15 - 15 - 15 - 15 - 15 - 1
	i i

(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-139292

(43)公開日 平成8年(1996)5月31日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示簡所

HO1L 27/108 21/8242

27/04

7735 - 4M

H01L 27/10

651

27/ 04

審査請求 未請求 請求項の数13 FD (全28頁) 最終頁に続く

(21)出願番号

特願平7-82091

(22)出願日

平成7年(1995)3月15日

(31)優先権主張番号 特願平6-106449

(32)優先日

平6 (1994) 5月20日

(33)優先権主張国

日本 (JP)

(31)優先権主張番号 特願平6-221340

(32)優先日

平6 (1994) 9月16日

(33)優先権主張国

日本 (JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 阿部 和秀

神奈川県川崎市幸区柳町70番地 株式会社

東芝柳町工場内

(72)発明者 小松 周一

神奈川県川崎市幸区柳町70番地 株式会社

東芝柳町工場内

(72)発明者 江口 和弘

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦

最終質に続く


(54) 【発明の名称】 薄膜キャパシタ及び半導体記憶装置


(57)【要約】

【目的】 誘電体膜が強誘電性を示す温度範囲が広く、 残留分極の値が実用的に十分に大きな薄膜キャパシタを 提供すること。

【構成】 表面が正方晶系の(001)面の結晶構造を 有する導電性材料からなる導電性基板5と、この導電性 基板5の上に形成されたペロプスカイト型結晶構造を有 する (Bao. 85 Sro. 16) TiOs (正方晶系) からな る誘電体膜3と、この誘電体膜3の上に形成された上部 電極4とを具備した薄膜キャパシタにおいて、誘電性材 料本来のキュリー温度が150℃以下で、ペロブスカイ ト型結晶構造のa軸長で表される誘電性材料本来の格子 定数aaと正方晶系の結晶構造のa軸長で表される導電 性材料本来の格子定数a、とが、

1. $0.02 \le a_4 / a_3 \le 1. 0.15$ の関係式を満足することを特徴とする。





【特許請求の範囲】

【請求項1】少なくとも表面が正方晶系の(001)面 及び立方晶系のいずれかに属する結晶構造を有する導電 性材料からなる導電性基板と、この導電性基板の上にエ ピタキシャル成長した正方晶系及び立方晶系のいずれか に属するペロプスカイト型結晶構造を有する誘電性材料 からなる誘電体膜と、この誘電体膜の上に形成された上 部電極とを具備した薄膜キャパシタにおいて、

前記誘電性材料本来のキュリー温度が150℃以下で、 ペロブスカイト型結晶構造のa軸長で表される誘電性材 10 料本来の格子定数a。と正方晶系及び立方晶系のいずれ かの結晶構造のa軸長で表される導電性材料本来の格子 定数a、とが下記関係式を満足することを特徴とする薄 膜キャパシタ。

1. $0.02 \le a_d / a_s \le 1. 0.15$

【請求項2】少なくとも表面が正方晶系の(001)面 及び立方晶系のいずれかに属する結晶構造を有する導電 性材料からなる導電性基板と、この導電性基板の上にエ ピタキシャル成長した正方晶系及び立方晶系のいずれか に属するペロプスカイト型結晶構造を有する誘電性材料 20 からなる誘電体膜と、この誘電体膜の上に形成された上 部電極とを具備した薄膜キャパシタにおいて、

前記誘電性材料が一般式ABOs(但し式中、AはB a、Sr、Caからなる群より選ばれた少なくとも1 種、BはTi, Zr, Hf, Sn, (Mg1/3 N $b_{2/3}$), $(Mg_{1/3} Ta_{2/3})$, $(Zn_{1/3} N$ $b_{2/3}$), $(Z n_{1/3} T a_{2/3})$, $(M g_{1/2} T$ $e_{1/2}$), (C $o_{1/2}$ $W_{1/2}$), (M $g_{1/2}$ $W_{1/2}$), $(M\,n_{\,1/2}\ W_{1/2}$), $(S\,c_{\,1/2}\ N\,b_{\,1/2}$), $(M\,n$ $1/2 \text{ Nb}_{1/2}$), (Sc_{1/2} Ta_{1/2}), (Fe_{1/2} N 30 $b_{1/2}$), (I $n_{1/2}$ N $b_{1/2}$), (F $e_{1/2}$ T $a_{1/2}$), (Cd_{1/3} Nb_{2/3}), (Co_{1/3} N $b_{2/3}$), $(N_{1/3} N_{2/3})$, $(C_{01/3} T_{1/3})$ a2/3), (Ni1/3 Ta2/3)からなる群より選ばれ た少なくとも1種)で表されるペロブスカイト組成を有 し、ペロプスカイト型結晶構造のa軸長で表される誘電 性材料本来の格子定数a。と正方晶系及び立方晶系のい ずれかの結晶構造のa軸長で表される導電性材料本来の 格子定数a、とが下記関係式を満足することを特徴とす る薄膜キャパシタ。

1. $002 \le a_d / a_s \le 1.015$

【請求項3】誘電性材料本来のキュリー温度が150℃ 以下であることを特徴とする請求項2記載の薄膜キャパシタ。

【請求項4】導電性基板が基材とこの基材の上に形成された導電性材料の薄膜からなることを特徴とする請求項1又は請求項2記載の薄膜キャパシタ。

【請求項5】基材の少なくとも表面が正方晶系の(001) 面及び立方晶系のいずれかに属する結晶構造を有することを特徴とする請求項4記載の薄膜キャパシタ。

【請求項6】導電性材料の薄膜の膜厚が80nm以下であることを特徴とする請求項4記載の薄膜キャパシタ。

【請求項7】第1の電極と、この第1の電極上にエピタキシャル成長した正方晶系及び六方晶系のいずれかに属するペロブスカイト型結晶構造である誘電性材料からなる誘電体膜と、この誘電体膜の上に形成された第2の電極とを具備した薄膜キャパシタにおいて、

前記誘電体膜の膜厚が15nm以上であり、エピタキシャル成長後の誘電性材料のC軸長CeとこのC軸長Ceと対応するエピタキシャル成長前の誘電性材料本来の正方晶系のC軸長或いは六方晶系 a 軸長Coとが、下記関係式を満足することを特徴とする薄膜キャバシタ。

 $Ce / Co \ge 1.02$

【請求項8】誘電性材料が一般式 ($BaxSr_{1-x}$) TiO₃ ($0.30 \le x \le 0.90$) で表されるペロプスカイト組成を有することを特徴とする請求項1,2又は7記載の薄膜キャパシタ。

【請求項9】誘電体膜の膜厚が70nm以上であることを特徴とする請求項1,2又は7記載の薄膜キャパシタ。

【請求項10】誘電性材料本来のキュリー温度が室温以下で、かつこの誘電性材料からなる誘電体膜が室温で強誘電性を示すことを特徴とする請求項1,2又は7記載の薄膜キャパシタ。

【請求項11】請求項1,2又は7記載の薄膜キャパシタと、この薄膜キャパシタに接続して設けられたスイッチングトランジスタと、を具備したメモリセルがマトリックス状に配置されてなることを特徴とする半導体記憶装置。

【請求項12】第1の電極とこの第1の電極上にエピタキシャル成長した結晶正の誘電性材料からなる誘電体膜とこの誘電体膜の上に形成された第2の電極とを備えた薄膜キャパシタと、この薄膜キャパシタに接続して設けられたスイッチングトランジスタとを具備したメモリセルがシリコン基板上にマトリックス配置されてなる半導体配憶装置において、

前記シリコン基板上に一部開口を有する絶縁膜を介して (100) 配向シリコン層が成長され、この (100) 配向シリコン層上に前記轉膜キャパシタの誘電体膜が形成されてなることを特徴とする半導体記憶装置。

【請求項13】請求項11記載の半導体記憶装置において.

前記薄膜キャパシタの誘電体膜が室温で強誘電性を示し、この誘電体膜に抗電界以上の電界を印加することで、誘電体膜・電極の界面抵抗が誘電体膜の分極方向によって変化することを利用して情報の書き込みを行い、抗電界以下の電界を印加した際のリーク電流値変化を利用して情報の非破壊読み出しを行うことを特徴とする半導体記憶装置。

50 【発明の詳細な説明】

[0001]

te?

【産業上の利用分野】本発明は、ペロブスカイト型結晶 構造などを有する誘電性材料からなる誘電体膜を具備し た薄膜キャバシタ、及びこれを用いた半導体記憶装置に 関する。

[0002]

【従来の技術】近年、メモリセルのキャバシタに強誘電体薄膜を使用した半導体記憶装置(強誘電体メモリ)の開発が行われており、一部では既に実用化されている。強誘電体メモリは不揮発性であり、電源を落とした後も 10 記憶内容が失われず、しかも強誘電体薄膜の膜厚が薄い場合には残留分極の反転が速く、DRAM(揮発性メモリ)並みに高速の書き込み、読み出しが可能である等の特徴を有する。さらに、1つのメモリセルを1つのトランジスタと1つのキャバシタで作成することができるため、大容量化にも適している。

【0003】また最近、強誘電体メモリをDRAM動作させる技術も研究されている。これは、強誘電体薄膜の残留分極を通常の動作中は反転させず、DRAMのメモリセルのキャパシタと同様に使用して、機器の電源を落20とす前にだけ強誘電体薄膜の残留分極を利用し不揮発性メモリとして動作させるというものである。この技術は、強誘電体メモリの最大の問題と考えられている強誘電体薄膜の疲労、即ち分極反転を繰り返すにつれて強誘電体薄膜が劣化するという現象を回避し得る有効な方法である。

【0004】ここで、強誘電体メモリに適した強誘電体 薄膜には、残留分極が大きいこと、残留分極の温度依存 性が小さいこと、分極反転の繰り返しに対する劣化が小 さいこと等が求められる。また、強誘電体メモリをDR 30 AM動作させる場合には、これらに加えてリーク電流が 小さいことが必要となる。

【0005】現在、上述したような強誘電体薄膜に用いられる誘電性材料としては、ペロプスカイト型結晶構造を有するジルコン酸チタン酸鉛(P2T)が一般的である。P2Tは、ジルコン酸鉛(Pb2rOs)のチタン酸鉛(Pb7iOs)の固溶体であるが、ほぼ1:1のモル比で固溶したものが残留分極が大きく、低い電界でも分極反転することができ、特に優れていると考えられている。またP2Tは、強誘電相と常誘電相の転移温度 40(キュリー温度)が約300℃と高温であるため、通常の電子回路が使用される120℃以下程度の温度範囲では、記憶された内容が熱によって失われる心配は少ない。

【0006】しかしながら、P2Tの良質の薄膜は以前より成膜が難しいことが知られている。その理由は第一に、P2Tの主成分であるPbは500℃以上で極めて蒸発しやすく、結果的に成膜時における組成の正確な制御が困難となるためである。また第二の理由としては、P2Tはペロブスカイト型結晶構造のとき初めて強誘電 50

性を示すが、成膜条件によってはペロプスカイト型結晶構造の代わりに、強誘電性を示さないパイロクロア型結晶構造が非常に得られやすいことが挙げられる。即ち、一般にペロプスカイト型結晶構造を有するPZTの薄膜を成膜するには約500℃以上程度の温度が必要であるが、温度を上げると今度はPbが蒸発してPZTが所望の組成からずれてしまうという問題が生じる。

【0007】上述したように、PZTの良質の薄膜は再現性良く成膜することが難しいにもかかわらず、現在強誘電体メモリの強誘電体薄膜に用いられる誘電性材料として最も一般的であるのは、PZT以外に適当な誘電性材料が見出されていないためである。例えばPZT以外の誘電性材料では、チタン酸パリウム(BaTiOs)が強誘電性を示すことが広く知られている。しかもPbと比べるとBaは蒸発しにくいので、BaTiOsの薄膜の成膜においては組成の制御が容易であり、かつBaTiOsの薄膜ではペロプスカイト型結晶構造以外の(例えばパイロクロア型結晶構造等の)結晶構造が形成されることは少ない。

【0008】これらの長所にも拘らず、BaTi〇。が 強誘電体メモリの強誘電体薄膜に用いられる誘電性材料 としてさほど検討されていない理由としては、PZTに 比べて残留分極が小さく、しかも残留分極の温度依存性 が大きいことが挙げられる。この原因は、BaTiO。 本来のキュリー温度が約120℃と比較的低いことにあ る。即ち、キュリー温度は強誘電相から常誘電相へ相転 移する誘電性材料に固有の温度であり、強誘電性を示す 誘電性材料でもキュリー温度より高温では強誘電性を示 さない。このため、BaTiOsを誘電性材料として用 いた強誘電体メモリにおいては、何らかの理由で120 ℃以上程度の高温に晒された場合に記憶内容が失われる 恐れがあるばかりでなく、通常電子回路が使用される8 5℃以下程度の温度範囲でもキャパシタにおける残留分 極の温度依存性が大きく、動作が不安定となってしま う。従ってBaTiO。の薄膜は、従来強誘電体メモリ のキャパシタとしての用途には適さないと考えられてい た。

【0009】一方、最近Pt/MgO単結晶基板の上にエピタキシャル成長したBaTiO。の薄膜において、キュリー温度が200℃以上に上昇するという現象が観測されたことが、『飯島賢二他、応用物理、第62巻第12号(1993)、p. 1250~1251』に報告されている。この文献によれば、上述したような現象が生じるのは、BaTiO。の薄膜がPtの格子定数に合わせるようにエピタキシャル成長して、ペロプスカイト型結晶構造を有する格子のa軸が縮みc軸が伸びるからであると考えられている。但し、ここでキュリー温度の上昇が観測されているのは、非常に膜厚の薄いBaTiO。の薄膜においてであり、例えば10nm以上に膜厚が厚いとミスフィット転移によりペロプスカイト型結晶

構造を有する格子がBaTiO。本来の格子定数に戻っ てしまう傾向があるため、キュリー温度の大きな上昇は 期待できない。

【0010】しかるに強誘電体薄膜は、膜厚が1 μm以 下の領域では一般に薄くなればなるほど残留分極が小さ くなる傾向があるといわれている。実際上述した文献に おいても、膜厚100nm以下のBaTiOs の薄膜で は残留分極は2~3μC/cm²以下である。従って、 膜厚10nm以下程度のBaTiO₃ の薄膜で仮にキュ 誘電体薄膜としては実用的な残留分極が得られない。こ のため、BaTiO₂の薄膜を強誘電体メモリのキャパ シタに適用することはやはり難しい状況にある。

【0011】また最近は、通常のDRAMにおいても近 年の高集積化に対応して、従来のシリコンの酸化物(S $i \ O_2$) やシリコンの窒化物(S $i_3 \ N_4$)に代わり、 比誘電率の大きなペロプスカイト型結晶構造を有する誘 電性材料を用いることが検討されている。即ちここで は、キュリー温度が室温以下で強誘電性を示さない(常 誘電性の) チタン酸ストロンチウム (SrTiO。) や 20 チタン酸カルシウム (CaTiO₃) 等のペロブスカイ ト型結晶構造を有する誘電性材料を用いて、メモリセル のキャパシタを大容量化しその面積を縮小することが試 みられている。しかしながら、これらのペロプスカイト 型結晶構造を有する誘電性材料においては、薄膜化した ときに誘電性材料の本来の比誘電率から期待されるほど の大きな容量が得られておらず、また容量の温度依存性 が不充分である等の問題があり、いまだDRAMでの実 用化には至っていない。

【0012】例えば、SrTiOs, BaTiOs, P 30 bTiO₃, PbZrO₃ などはパルク材として単一組 成並びに相互の固溶体組成で100以上1000にも及 ぶ比誘電率を有することが知られており、セラミック・ コンデンサに広く用いられている。

【0013】 しかしながら、これらSrTiO: などの 薄膜は、容量を大きくするために単に薄膜化したので は、比誘電率が徐々に低下するという問題点がある。例 えば、バルク材では優に比誘電率が1000を越えるB a₁₋₁ Sr₁ TiO₃ では、膜厚が30nmになると比 誘電率は250程度に低下するため、電荷蓄積能力を表 40 すSiOz 換算膜厚はO. 4nm程度にとどまる。従っ て、1GピットクラスのDRAMを作成する場合には、 BaSrTiO。誘電体膜を使用した薄膜キャパシタを 平面的に構成するのでは蓄積電荷量が足りず、アスペク ト比2以上の立体形状にする必要があり、作成が更に困 難になるという問題点がある。

【0014】さらに、強誘電体薄膜を使用した半導体記 憶装置、即ちFRAMなどの強誘電体メモリにおいても 全く同様の問題点がある。例えば、現在FRAMに使用 されているPbZr1-, Ti, O3 の薄膜においても、

薄膜化を進めると強誘電性が失われていく傾向があり、 最低でも200nmの膜厚が必要である。しかしなが ら、このような厚い誘電体膜を使用する場合には、高集

6

積化が非常に困難である。

【0015】しかも、結晶性の誘電性材料では、前述し たように、特にその特性が結晶構造や組成に大きく依存 する。従って、メモリセルのキャパシタに用いる際は、 成膜時に結晶構造や組成が正確に制御されないと、メモ リセル間でキャパシタの容量などにばらつきが生じて、 リー温度を大きく上昇させることができたとしても、強 10 半導体記憶装置の信頼性が損なわれてしまう。しかるに これまでのところ、このような結晶性の誘電性材料をメ モリセルのキャパシタに用いた半導体記憶装置につい て、メモリセル間でのキャパシタの容量のぱらつきを抑 えながら高集積化を図る有効な技術は確立されていな

> 【0016】また、ここで用いられる強誘電体薄膜は、 残留分極,抗電界や耐疲労特性等について、強誘電体メ モリの機能を実現するために高い性能が求められてい る。例えば、このメモリの書込み・読み出しは、強誘電 体薄膜が繰り返し電荷蓄積・電荷放出を行うことを意味 し、このとき、抗電界や残留分極の減少といった疲労が 問題となっている。この疲労の一つの原因として、誘電 体薄膜・電極の界面に蓄積した電荷による誘電体ドメイ ンのピニングが挙げられるが、このピニングを減少させ るために界面電荷発生の少ない電極材料を用いると、今 度はリーク電流が増加するといった問題点が起こる。

> 【0017】一方、上記疲労を軽減するために、情報の 読み出しに際して分極反転を起こさない電界、即ち抗電 界以下の電界を印加してDRAMを動作させることで、 非破壊読み出しを行う手法も考案されているが、この場 合は情報の読み出しに有効な蓄積電荷量が減少してしま い、キャパシタの容量を更に増加させる必要が生じてく ることになり、更に優れた特性を有する誘電性材料を用 いなければならないことになる。

【0018】さらに、強誘電体メモリにおいては、その 大集積化に対応して強誘電体薄膜の膜厚を薄くすると、 リーク電流の増加が問題となってくる。そして、膜厚の 低減と共に、上記疲労も顕著となってしまう。このよう に強誘電体薄膜を使用した薄膜キャパシタでは、誘電体 膜の厚さに関して幾つかの相反律が存在し、小型で残留 分極が大きく、そしてリーク電流が小さいという、強誘 電体メモリに必要な特性を全て満足することは困難であ った。

[0019]

【発明が解決しようとする課題】このように従来、強誘 電体メモリやDRAMの薄膜キャパシタ等に使用される ペロプスカイト型結晶構造を有する誘電体膜において は、エピタキシャル成長により形成しかつ膜厚を薄くす ることにより、キュリー温度を上昇させることができ 50 る。しかし、膜厚を薄くすると残留分極が小さくなり、

また薄膜化したときに誘電性材料の本来の比誘電率から期待されるほどの大きな容量が得られておらず、さらに容量の温度依存性が不充分である等の問題がある。このため、ペロプスカイト型結晶構造を有する誘電体膜を薄膜キャパシタに適用しても十分な効果は得られていないのが現状であった。

【0020】即ち、ベロプスカイト型結晶構造を有する 誘電体膜は薄膜化すると誘電特性が劣化するという本質 的な大きな問題点を抱えており、半導体記憶装置のメモ リセルのキャバシタに使用するときの大きな問題点とな 10 っている。また、このような結晶性の誘電性材料をメモ リセルのキャパシタに用いる際には、メモリセル間での キャパシタの容量のばらつきを抑えることが、半導体記 憶装置の信頼性を確保する上で非常に重要となる。さら に、残留分極を記憶の基本原理とした強誘電体メモリで は、抗電界や残留分極の減少といった疲労が問題となっ ている。

【0021】本発明は、上記事情に鑑みてなされたもので、その目的とするところは、第一に、強誘電体メモリやDRAMの薄膜キャパシタ等に使用されるペロプスカ 20イト型結晶構造を有する誘電体膜において、そのキュリー温度を誘電性材料本来のキュリー温度よりも高め、ひいては誘電体膜が強誘電性を示す温度範囲が広く残留分極の値が実用的に充分に大きな薄膜キャパシタや、容量が大きくしかも容量の温度依存性が良好な薄膜キャパシタを提供することにある。

【00022】また、本発明の別の目的は、このような誘電体膜をメモリセルのキャパシタに使用して、セル間でのキャパシタの容量などのばらつきが小さく、しかもキャパシタにおける残留分極が大きくかつ安定に動作し得 30 る強誘電体メモリや、キャパシタの容量が広い温度範囲にわたって大きく高集積化の可能なDRAM等の半導体記憶装置を提供することにある。

【0023】さらに、本発明の別の目的は、情報の読出 しに伴う薄膜キャパシタの残留分極の低下や抗電界の低 下といった疲労が少ない半導体記憶装置を提供すること にある。

[0024]

【課題を解決するための手段】上記課題を解決するため に本発明は、次のような構成を採用している。

【0025】即ち、本発明は第1に、少なくとも表面が正方晶系の(001)面及び立方晶系のいずれかに属する結晶構造を有する導電性材料からなる導電性基板と、この導電性基板の上にエピタキシャル成長した正方晶系及び立方晶系のいずれかに属するペロプスカイト型結晶構造を有する誘電性材料からなる誘電体膜と、この誘電体膜の上に形成された上部電極とを具備した薄膜キャパシタにおいて、前記誘電性材料本来のキュリー温度が150℃以下で、ペロプスカイト型結晶構造のa軸長で表される誘電性材料本来の格子定数a。と正方晶系及び立50

方晶系のいずれかの結晶構造のa軸長で表される導電性 材料本来の格子定数a、とが、

1. $002 \le a_4 / a_3 \le 1. 015$

の関係式を満足することを特徴とする(請求項1)。

【0026】また、少なくとも表面が正方晶系の(00 1) 面及び立方晶系のいずれかに属する結晶構造を有す る導電性材料からなる導電性基板と、この導電性基板の 上にエピタキシャル成長した正方晶系及び立方晶系のい ずれかに属するペロプスカイト型結晶構造を有する誘電 性材料からなる誘電体膜と、この誘電体膜の上に形成さ れた上部電極とを具備した薄膜キャパシタにおいて、前 記誘電性材料が一般式ABO3(但し式中、AはBa. Sr, Caからなる群より選ばれた少なくとも1種、B はTi, Zr, Hf, Sn, (Mg1/3 Nb2/3). $(Mg_{1/3} Ta_{2/3})$, $(Zn_{1/3} Nb_{2/3})$, (Zn1/3 Ta_{2/3}), (Mg_{1/2} Te_{1/2}), (Co_{1/2} W 1/2), $(Mg_{1/2} W_{1/2})$, $(Mn_{1/2} W_{1/2})$, $(Sc_{1/2} Nb_{1/2})$, $(Mn_{1/2} Nb_{1/2})$, $(Sc_{1/2} Nb_{1/2})$ $1/2 \text{ Ta}_{1/2}$), (Fe_{1/2} Nb_{1/2}), (In_{1/2} N $b_{1/2}$), $(Fe_{1/2} Ta_{1/2})$, $(Cd_{1/3} N$ $b_{2/3}$), (CO_{1/3} Nb_{2/3}), (Ni_{1/3} N $b_{2/3}$), (Co_{1/3} Ta_{2/3}), (N i_{1/8} T a2/3) からなる群より選ばれた少なくとも1種) で表 されるペロプスカイト組成を有し、ペロプスカイト型結 晶構造のa軸長で表される誘電性材料本来の格子定数a 。と正方晶系及び立方晶系のいずれかの結晶構造のa軸 長で表される導電性材料本来の格子定数a、とが、

1. $002 \le a_i / a_i \le 1. 015$

の関係式を満足することを特徴とする (請求項2)。

30 【0027】さらに、第1の電極と、この第1の電極上にエピタキシャル成長した正方晶系及び六方晶系のいずれかに属するペロプスカイト型結晶構造である誘電性材料からなる誘電体膜と、この誘電体膜の上に形成された第2の電極とを具備した薄膜キャパシタにおいて、前記誘電体膜の膜厚が15nm以上であり、エピタキシャル成長後の誘電性材料のC軸長CeとこのC軸長Ceと対応するエピタキシャル成長前の誘電性材料本来の正方晶系のC軸長或いは六方晶系 a 軸長Coとが、Ce/Co≥1.02の関係式を満足することを特徴とする(請求40項7)。

【0028】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

- (1) 誘電性材料本来のキュリー温度が150℃以下であること。
- (2) 導電性基板が、基材とこの基材の上に形成された導電性材料の薄膜からなること。
- (3) 基材の少なくとも表面が、正方晶系の(001)面及び立方晶系のいずれかに属する結晶構造を有すること。
- (4) 導電性材料の薄膜の膜厚又は基材の上に形成された

第1の電極の厚さが80nm以下であること。

- `(5) 誘電性材料が一般式 (B a 、 S r :- ;) T i O 3 (0.30≤x≤0.90)で表されるペロブスカイ ト組成を有すること。
- (6) 誘電体膜の膜厚が70 nm以上であること。
- (7) 誘電性材料本来のキュリー温度が室温以下で、かつ この誘電性材料からなる誘電体膜が室温で強誘電性を示 すこと。
- (8) 請求項1,2又は7に記載の薄膜キャパシタと、こ の薄膜キャパシタに接続して設けられたスイッチングト ランジスタと、を具備したメモリセルをマトリックス状 に配置して半導体記憶装置を構成すること。

【0029】また、本発明は第2に、第1の電極とこの 第1の電極上にエピタキシャル成長した結晶正の誘電性 材料からなる誘電体膜とこの誘電体膜の上に形成された 第2の電極とを備えた薄膜キャパシタと、この薄膜キャ パシタに接続して設けられたスイッチングトランジスタ とを具備したメモリセルがシリコン基板上にマトリック ス配置されてなる半導体記憶装置において、前記シリコ ン基板上に一部開口を有する絶縁膜を介して(100) 配向シリコン層が成長され、この(100)配向シリコ ン層上に前記薄膜キャパシタの誘電体膜が形成されてな ることを特徴とする(請求項12)。

【0030】なお、この発明の半導体記憶装置は、前記 スイッチングトランジスタを形成したシリコン基板上に 一部開口を有する絶縁膜を形成する工程と、前記絶縁膜 上に該絶縁膜の開口をシードとして(100)配向シリ コン層を成長する工程と、前記(100)配向シリコン 層上に前記結晶性の誘電性材料をエピタキシャル成長す る工程とを含む製造プロセスで製造され得る。

【0031】ここで、本発明の望ましい実施態様として は、次のものがあげられる。

- (1) 誘電性材料が、ペロプスカイト結晶構造ないしは層 状ペロブスカイト結晶構造を有すること。
- (2) (100) 配向シリコン層が、単結晶シリコン膜で あること。
- (3) シリコン基板上に成長した単結晶シリコン層が、シ リコン基板に対する選択成長法で作成されたもの、即ち 単結晶シリコンの選択エピタキシャル成長したもの、或 いはアモルファスシリコンの選択成長後にシリコン基板 40 から固相成長させて単結晶化したものであること。
- (4) 誘電体膜と(100)配向シリコン層の間に、相互 の拡散を防ぐためのバリア層ないしは下部電極層をエピ タキシャル成長させたこと。

【0032】さらに、本発明の第3は、請求項11記載 の半導体記憶装置において、前記薄膜キャパシタの誘電 体膜が室温で強誘電性を示し、この誘電体膜に抗電界以 上の電界を印加することで、誘電体膜・電極の界面抵抗 が誘電体膜の分極方向によって変化することを利用して 情報の書き込みを行い、抗電界以下の電界を印加した際 50 くとも表面が導電性で、かつ正方晶系の($0\ 0\ 1$)面又

10

のリーク電流値変化を利用して情報の非破壊読み出しを 行うことを特徴とする(請求項13)。

【0033】ここで、本発明の望ましい実施態様として は、次のものがあげられる。

- (1) 薄膜キャパシタが互いに実質的な仕事関数の異なる 1対の電極を具備すること。
- (2) 片側の電極がRuO2 或いはReO3 又はPt, I r,Rh,Osから選ばれた少なくとも一種からなり、 一方の電極がペロプスカイト型性酸化物からなること。
- (3) **薄膜キャパシタの誘電体膜がBa1-x Sr. TiO** 3 (0. 1≤x≤0.9)であり、一方の電極材料上に エピタキシャル成長した薄膜であること。
 - (4) 誘電体膜がBa1-1-y Srr REy TiO3 (0. $1 \le x \le 0$. 9、REは希土類元素から選ばれた少なく とも一種、0.0001≦y≦0.1)であり、一方の 電極材料上にエピタキシャル成長した薄膜であること。
- (5) 少なくとも一方の電極材料にペロブスカイト型酸化 物ABO3 (但し、Aはペロプスカイト結晶構造中のA サイト構成元素であり、アルカリ土類金属、希土類金 20 属、Yから選ばれた少なくとも2種、BはBサイト構成 元素を表し、遷移金属から選ばれた少なくとも1種)を 用いること。

[0034]

30

【作用】本発明では第1に、キュリー温度を誘電性材料 本来のキュリー温度よりも高くし、かつ残留分極の値や 容量を実用的に充分に大きくするために、誘電体膜に用 いられる誘電性材料本来の格子定数auと誘電体膜の下 地となる導電性材料本来の格子定数 a. との比の値を 1. 002≦a。/a,≦1.015の範囲に設定し、 ペロプスカイト型結晶構造を有する格子のa軸が縮みc 軸が伸びた誘電体膜を充分な膜厚で形成している。

【0035】本発明でa。/a、の値を1.002以上 に限定した理由は、1.002より小さいと誘電体膜の キュリー温度が誘電性材料本来のキュリー温度よりも上 昇しないか、また上昇してもごく僅かとなってしまうか らである。一方、aょ / a 。 の値を1.015以下に限 定した理由は、1.015より大きいと誘電体膜を導電 性基板の上にエピタキシャル成長させたときに、途中で ミスフィット転移が入るため、膜厚70nm以上の厚い 誘電体膜についてやはり充分なキュリー温度の上昇が得 られないためである。また、a. /a. の値が1. 01 5より大きいときは、膜厚70nm未満の薄い誘電体膜 についてキュリー温度を上昇させることができたとして も、その上昇は僅かなものとなる。さらに、 a。 / a, の値が1、002以上1、011以下の範囲内の場合、 格子定数のミスフィットが小さいため、成膜温度によら ず結晶性の良好な誘電体膜を容易にエピタキシャル成長 させることが可能となる点でより好ましい。

【0036】本発明において、導電性基板としては少な

は立方晶系に属する結晶構造を有するものであれば特に 限定されず用いることができる。従って、立方晶系の結 晶構造である場合は特に面方位は規定されないが、表面 が立方晶系の(100)面に属する結晶構造を有するも のが、その上に誘電性材料をエピタキシャル成長させや すく好ましい。具体的には、例えばP t 等の金属や、N b等の添加によって低抵抗化した(Bax Sri-x) T i O₃ (0≤x≤1) 等ペロブスカイト型結晶構造を有 する導電性化合物の単結晶の基板をそのまま用いること もできるし、これらの導電性材料の薄膜を絶縁性のMg 10 O(100) 単結晶やSrTiOs 単結晶等の基材の上 にエピタキシャル成長等の方法で成膜した基板を用いる ことも可能である。なおここで、Ptのような導電性材 料の薄膜をMgO(100)単結晶等の基材の上に成膜 して導電性基板とする場合は、導電性基板表面の結晶構 造を正方晶系の(001)面または立方晶系に制御する 観点から、少なくともその表面が正方晶系の(001) 面または立方晶系に属する結晶構造を有する基材を用い ることが好ましい。また、この基材表面の結晶構造のa 軸長で表される格子定数をasoとしたとき、as /aso の値がa₁ / a₂ の値と同様に1.002≤a₂ / a 10 ≤ 1. 0 1 5 の関係を満足することが、誘電体膜のキ ュリー温度が上昇しやすくなる点でより好ましい。

【0037】さらに、上述したように導電性材料の薄膜 を基材の上に成膜して導電性基板とする場合は、導電性 材料の薄膜の膜厚を80nm以下とすることが好まし い。即ち、導電性材料の薄膜の膜厚を80mm以下とす ることにより、その上に誘電体膜をエピタキシャル成長 させたときに70nm以上程度に膜厚を厚くしても、誘 電体膜が下地の格子定数に合わせるようにエピタキシャ 30 ル成長して、ペロブスカイト型結晶構造を有する格子の a軸が縮み c軸が伸びた状態を確実に保つことができ る。これに対し、導電性材料の薄膜の膜厚が厚いと、ペ ロプスカイト型結晶の成長段階で導電性材料の薄膜中に 塑性転移が入りやすくなる傾向がある。従って、導館性 材料の薄膜の膜厚が80nmを越える場合a。とa、と の比の値が所定の範囲内に設定されていても、誘電体膜 をエピタキシャル成長させた際に下地の導電性材料の薄 膜において誘電体膜の格子定数に合わせるような塑性転 移が入って、誘電体膜のキュリー温度を誘電性材料本来 40 のキュリー温度よりも高くすることができなくなるおそ れがある。しかしながら、導電性材料の薄膜の膜厚が余 りに薄いと、下部電極としての機能が損なわれるおそれ が生じるので、導電性材料の薄膜の膜厚は50nm程度 であることが好ましい。

【0038】また、本発明で用いられ得るペロブスカイ ト型結晶構造を有する誘電性材料としては、チタン酸バ リウム(BaTiOs), チタン酸ストロンチウム(S rTiOs), チタン酸カルシウム(CaTiOs), スズ酸パリウム (BaSnO₂), ジルコニウム酸パリ 50 格子の自発的歪みで相殺されて、キュリー温度の上昇が

ウム(BaZrO₃)等の単純ペロプスカイト型酸化 物,マグネシウム酸ニオブ酸バリウム(Ba(Mg1/3 N b2/3) O3), マグネシウム酸タンタル酸パリウム (Ba (Mg_{1/3} Ta_{2/8}) O₃) 等の複合ペロプスカ イト型酸化物や、これらの中から複数の酸化物を同時に 固溶させた系等が例示され、さらに化学量論比からの多 少のずれが許容されることはいうまでもない。

【0039】このような誘電性材料からなる誘電体膜を 導電性基板の上にエピタキシャル成長させるときの成長 方位としては、誘電体膜及び導電性基板の正方晶系の (001) 面あるいは立方晶系の (100) 面が互いに 平行となるように成長させることが好ましく、誘電体膜 の成膜方法としては、反応性蒸着、rfスパッタリン グ、レーザアプレーション、MOCVD等が挙げられる が、70 nm以上の厚い膜を形成するには特にスパッタ リングが好ましい。また誘電体膜の膜厚は、強誘電体メ モリに使用されたときに充分な残留分極あるいは実効誘 電率を得る観点から70nm以上であることが好まし く、実用上は70nm以上1μm以下の範囲内であるこ とが望まれる。但し、DRAM等に用いられる常誘電性 を示す誘電体膜については、70nm未満の膜厚でもD RAMのメモリセルのキャパシタ等に十分適用され得

【0040】なお、本発明において誘電性材料本来のキ ュリー温度を150℃以下と規定した理由は、このよう にキュリー温度がさほど高くない誘電性材料では、本発 明を適用することによるキュリー温度の上昇による効果 が極めて顕著であり、かつ導電性基板の上にエピタキシ ャル成長させて強誘電性を示す誘電体膜を形成したとき 分極軸が膜厚方向に充分に揃って、結果的に分極反転の 繰り返しに対する劣化が小さい誘電体膜を形成し得るか らである。即ち本発明は、上述した通りペロプスカイト 型結晶構造を有する格子のa軸が縮みc軸が伸びた誘電 体膜を形成するというものであり、このように誘電体膜 と下地との格子定数の差異を利用して格子中に所定方向 の歪みを強制的に導入することで、キュリー温度が誘電 性材料本来の値よりも上昇する。ここで、キュリー温度 が150℃以下の誘電性材料は一般に室温での結晶の異 方性、換言すれば格子の自発的歪みが小さいので、格子 中に強制的に導入された歪みが格子の自発的歪みで相殺 されることが殆どなく、格子中への強制的な歪みの導入 が非常に有効となる。

【0041】しかるにキュリー温度が150℃を越える 誘電性材料は、通常大きな自発的歪みを格子中に有して おり、かつ導電性基板の上にエピタキシャル成長させた 際には成膜時の応力や反電場を緩和するため、互いに格 子の自発的歪みの方向の異なる90°分域等が誘電体膜 中に形成される。従って、格子中に強制的に導入された 一方向性を有する歪みが、このように多方向性を有する

僅かなものとなる恐れがある。さらに、互いに格子の自 発的歪みの方向の異なる90°分域が誘電体膜中に形成 されると、そのうち分極軸が膜面内に向いた分域で、誘 電体膜の膜厚方向に電界が印加された際に格子の90° 反転が生じて、分極反転の繰り返しに対する劣化の原因 となる。また、キュリー温度が150℃を越える誘電性 材料は通常Pb、Biを主成分として含有するため、誘 電体膜の成膜時にPb, Blの蒸発に起因する組成の変 動を抑えることが難しく、ひいては良質な誘電体膜を簡 略に得ることが困難である。しかも、キュリー温度が1 50℃を越える誘電性材料に関してはもともとキュリー 温度は充分高いので、そのまま誘電体膜に用いてもキュ リー温度については半導体記憶装置のメモリセルのキャ パシタ等に適用するうえでさほど支障はなく、本発明に よるキュリー温度の上昇が特に有効とはならない。

【0042】さらに上述したような、一般式ABO:で 表したときAがBa, Sr, Caの少なくとも1種、B がTi, Zr, Hf, Sn, (Mg1/3 Nb2/3), $(Mg_{1/3} Ta_{2/3})$, $(Zn_{1/3} Nb_{2/3})$, (Zn $_{1/3}$ Ta_{2/3}), (Mg_{1/2} Te_{1/2}), (Co_{1/2} W 20 $_{1/2}$) , (M g $_{1/2}$ W $_{1/2}$) , (M n $_{1/2}$ W $_{1/2}$) , $(Sc_{1/2} Nb_{1/2})$, $(Mn_{1/2} Nb_{1/2})$, (Sc $_{1/2}$ $Ta_{1/2}$), (Fe_{1/2} $Nb_{1/2}$), (In_{1/2} N $b_{1/2}$), (Fe_{1/2} Ta_{1/2}), (Cd_{1/3} N $b_{2/3}$), (CO_{1/3} N $b_{2/3}$), (N $i_{1/3}$ N $b_{2/3}$), (Co_{1/3} Ta_{2/3}), (Ni_{1/3} T a2/3) の少なくとも1種からなるペロプスカイト組成 を有する誘電性材料は、各構成金属元素の酸化物がいず れも1000℃以上の高融点を有しており、600℃程 度の温度で誘電体膜を成膜した場合でも蒸発が殆ど生じ 30 ることがなく、誘電体膜の成膜時の組成の変動が抑えら れるので好ましい。しかも、このように一般式ABOs で表したときのAがBa, Sr, Caの少なくとも1種 からなり、Pb, Biを含有しないペロブスカイト組成 を有する誘電性材料からなる誘電体膜については、不揮 発性の半導体記憶装置である強誘電体メモリの薄膜キャ パシタに使用した場合に、高速での動作にも充分に対応 することができる。

【0043】即ち一般に強誘鼈体メモリでは、特に高速 で頻繁な動作を行う際、メモリセルのキャパシタにおけ 40 る分極反転の繰り返しに伴うヒステリシス損に起因した 多量の発熱が問題となり、薄膜キャパシタに用いられる 誘電性材料の熱伝導率が良好であることが望まれる。こ れに対し、原子量がそれぞれ40.08,87.62, 137、3であるBa、Sr、Caを含有するペロプス カイト組成を有する誘電性材料は、原子量が207.2 のPbや208.89のBiを含有する場合に比べその 比重が小さく、一般に比重が小さいほど熱伝導率が良好 であることが知られているから、上述したような誘電性 材料からなる誘電体膜を使用して薄膜キャパシタを作成 50 電体膜を具備する薄膜キャパシタに本発明を適用しても

14

すれば、分極反転の繰り返しに伴う発熱の影響を充分に 抑制することが可能となる。

【0044】さらに本発明は、誘電性材料本来のキュリ ー温度が室温より多少低い温度、具体的には-150℃ 以上20℃以下程度の誘電性材料に特に好ましく適用さ れる。即ちこのような誘電性材料においては、その本来 のキュリー温度が室温 (25℃) 以下であるので、パル ク材としては常誘電性を示す。しかしながら、薄膜化す ることでキュリー温度を室温に近付き或いは室温を越え 10 て上昇させることができ、結果的に誘電体膜に対して室 温で大きな比誘電率或いは強誘電性を付与し得る。例え ば、キュリー温度が120℃のBaTiO。とキュリー 温度が絶対温度0K近傍と考えられるSrTiO。の固 溶系である (Ba. Sr₁₋₁) TiO3では、0.30 $\leq x \leq 0$. 70のとき本来のキュリー温度が室温より多 少低くバルク材としては常誘電性を示すが、導電性基板 を適宜選択することで薄膜化した際のキュリー温度が室 温を越えて上昇するので、室温で強誘電性を示す誘電体 膜を得ることが可能となる。

【0045】なお、この一般式 (Bar Sri-r) Ti O。 で示される誘電性材料においては、上述したような バルク材として常誘電性を示す組成に何ら限定されるも のではなく、要はその本来の格子定数 a 。と下地となる 導電性材料本来の格子定数a。との比の値を本発明で規 定された範囲内に設定することが可能であれば、式中の xの値が0.70を越えバルク材が強誘電性を示す組成 であっても構わない。即ち、例えばMg〇(100)単 結晶からなる基材表面にPtの薄膜が成膜されてなる導 電性基板の場合、Pt本来の格子定数a,は0.392 31nmであることが知られている。このとき、BaT i O。本来の格子定数aょは0.3994nm、SrT i O。本来の格子定数 a。は0.3905 n m で、a。 /a, はそれぞれ1.018, 0.995となって、こ れら誘電性材料を用いるとa。/a,の値が本発明で規 定された範囲から逸脱してしまう。しかしながら、一般 式 (Ba, Sr₁₋₁) TiO₂ で表したとき0.30≤ x≤0.90の組成を有する誘電性材料は、その本来の 格子定数a。がBaTiO。とSrTiO。との中間的 な値を有するので、正方晶系または立方晶系の結晶構造 を有する導電性材料として代表的なPt本来の格子定数 a, に対し、1.002≦a, /a, ≦1.015の関 係が満足され、導電性基板の上にエピタキシャル成長さ せた際に著しくキュリー温度が上昇する。

【0046】上述したように本発明の第1は、強誘電体 メモリ等に用いられる強誘電体薄膜を具備する薄膜キャ パシタにおいて、誘電性材料本来の値よりもキュリー温 度が上昇した強誘電体薄膜を形成して、残留分極及び残 留分極の温度依存性を改善することを主な骨子とするも のであるが、DRAM等に用いられる常誘電性を示す誘 構わない。この場合、誘電性材料本来の値よりも誘電体 膜におけるキュリー温度が上昇することで、容量が大き くしかも容量の温度依存性の良好な薄膜キャパシタを実 現することが可能になる。

【0047】本発明では第2に、結晶性の誘電性材料に おいては、薄膜化すると比誘電率などが低下するという 問題を解決するため、誘電性材料のエピタキシャル成長 膜に着目し、シリコン基板上で絶縁膜の開口を通じて選 択成長させた (100) 配向シリコン層上に、誘電性材 料のエピタキシャル成長膜を形成している。

【0048】即ちこのように、エピタキシャル成長した ペロプスカイト結晶構造などを有する誘電体膜をメモリ セルに使用することにより、下地との拘束により誘起さ れた強誘電性や比誘電率の増大効果が利用できる。ま た、ペロブスカイト結晶の分極方向は(100)である ために、(100)方向に配向させることによってメモ リセル間でキャパシタの容量のばらつきの少ない、高集 積化に適したメモリセルを有する半導体記憶装置を原理 的に作成することができる。

【0049】一方、実際にスイッチング用トランジスタ を形成した半導体基板とペロブスカイト系誘電性材料を 用いた薄膜キャパシタを組み合わせる場合には、誘電体 膜を構成するSr、Ba、Pbなどの元素がトランジス 夕中に拡散するとスイッチング動作に悪影響を与えるた め、基板から絶縁層を介して分離した場所にキャパシタ を作成する必要がある。現在絶縁層として使用されてい るものは、シリコンの酸化物や窒化物、さらにそれらの 酸化物や窒化物に鱗やボロンなどを混入したもので、全 てアモルファス膜であり、従って絶縁層の上にエピタキ シャル成長させた誘電体膜を形成し薄膜キャパシタを作 30 成することは不可能である。また、MgO基板をシリコ ンデバイス中に取り込むことも著しく困難である。

【0050】本発明の第2の着眼点は、集積回路基板と して使用されるシリコンの(100)面は正方形の格子 配列であり、下部電極として代表的な白金や多くのペロ プスカイト系化合物の(100)面も同様に正方形の格 子配列であることから、シリコン(100)面を積極的 に利用することにより、ペロプスカイト結晶をエピタキ シャル成長させることが可能であることである。しか も、Si(100)と代表的な結晶性の誘電性材料であ るチタン酸ストロンチウムなどのペロプスカイト結晶の (100)とは大略平方根2:1の割合で整合してお り、ペロプスカイト結晶を面内に45°回転させること で、ほぼ格子整合を得ることも可能である。実際、文献 (J. App. Phys. Vol. 74, No. 2, pp. 1366-75, 1993) によれ ば、Si基板 (100) 面上にCaF2 の (100) 面 を介して、SrTiOsの(100)と(110)のエ ピタキシャル層が混在した膜ができることが紹介されて いる。

16

絶縁層の上に(100)配向シリコン層を形成するため に、シリコンの選択成長技術を導入することに到達し た。即ち、絶縁層に覆われたシリコン基板の一部に開孔 したコンタクト孔から成長させたシリコン単結晶等を絶 縁層の上まで形成し、得られた (100) 配向シリコン 層を介して誘電体膜をエピタキシャル成長させることが できる。

【0052】なお本発明では、このとき亜結晶粒界等を 含まない単結晶シリコン層を選択成長させる必要がある 10 わけではなく、その上に誘電体膜をエピタキシャル成長 させることが可能である程度に(100)配向している ものであれば、亜結晶粒界等を含んでいても構わない。 具体的には、エピタキシャル成長した誘電体膜が、 θ -2θ法によるX線回折測定で(100)及びその倍数に 相当するピークが (110), (211), (111) 等のピークに対し5倍以上、好ましくは10倍以上の強 度を示す程度に(100)配向していればよい。さら に、誘電体膜のX線回折測定による(200)ピークの ロッキングカーブの半値幅が2°以下、さらには1°以 下であることが好ましい。

【0053】シリコン基板の一部に開孔したコンタクト 孔から単結晶シリコン層を形成するためには、シリコン 基板上に直接単結晶シリコン層を酸化シリコン層に対し て選択的に成長させる方法や、シリコン基板上にアモル ファスシリコン層を酸化シリコン層に対してまず選択的 に成長させ、その後アニールによりシリコン基板界面よ り固相成長を生じさせて単結晶化させる方法などがあげ られる。単結晶シリコン層の上にメモリセルを形成する 際には、化学的機械的研磨法(СMP)などを用いて単 結晶シリコン層の上面を平坦化することができる。

【0054】また、単結晶シリコン層と誘電体膜の間の 相互拡散を避けるために、単結晶シリコン層と誘電体膜 の間にバリア性の大きい金属膜や絶縁膜をバリア層とし て挟むことが望ましい。パリア性金属膜としては、シリ コンとほぼ格子整合するニッケルやコバルトなどのケイ 化物、チタンやタングステンなどの窒化物などが挙げら れる。ケイ化物の場合は、単結晶シリコン層の上面をコ バルトやニッケルなどと反応させてケイ化物層を形成す ることもできる。また、パリア性絶縁膜としては、同様 にシリコンとほぼ格子整合するカルシウムなどのフッ化 物やセリウム、マグネシウムなどの酸化物などが挙げら れる。但し、ここではこのようなパリア層を介在させる ことで、上述したような誘電体膜の(100)配向性が 損なわれることのないように、パリア層の材料、膜厚等 を選択することが好ましい。

【0055】また、所望により不純物がドーピングされ た単結晶シリコン層は、基板に形成されたスイッチング 用トランジスタの一つの電極と、キャパシターつの電極 を電気的に接続する配線層 (ストレージ・ノード) を兼 【0051】そこで本発明においては、シリコン基板上 50 ねることも勿論可能である。この場合は、単結晶シリコ

20

17

ン層と誘電体膜の間のパリア層は導電性のものである必要がある。

【0056】また、別途別の配線で、スイッチング用トランジスタの一つの電極とキャパシタの一つの電極を接続することも可能である。この場合、一旦形成された単結晶シリコン層の一部を除去することも可能である。

【0057】また、上記の例では下部電極に使用したP t 等より格子定数の僅かに大きいBaSrTiO。等の 誘電性材料を用い、誘起される強誘電性を利用することにより、成膜時の組成制御が困難でまた素子中で拡散しやすいPbやBiなどを含有する材料本来が高温で強誘電性を示す誘電性材料を用いる場合に比べ、FRAM等の強誘電体メモリの高集積化に非常にメリットがある。また、さらに残留分極値の大きいPbなどを含む誘電性材料を使用する場合は、例えばPbTiO。とBaTiO。の固溶体などを利用すれば、同様にPtとの僅かな格子定数差を利用して誘電特性の増大をはかることができる。

【0058】また、単結晶のバリア層や下地電極層を形成することができるため、粒界を通じた高速拡散が抑制され、誘電体膜、電極、(100)配向シリコン層間相互の拡散を減少させることができる。

【0059】即ち、従来の方法によれば、半導体記憶装置のメモリセルのキャバシタにペロブスカイト結晶構造を有する誘電性材料を使用しても、薄膜化すると誘電特性が低下するために高集積化することが困難であったが、本発明の方法によれば、エピタキシャル誘電体膜の使用により、下地膜との拘束作用を利用した蓄積電荷量の増大や強誘電性の誘起をはかれ、さらにメモリセル間でのキャパシタの容量のばらつきの低減や、誘電体膜と30下地膜の相互拡散の低減などを実現することができ、高集積化した半導体記憶装置を作成することが可能になる

【0060】本発明では第3に、強誘電体メモリにおけ る抗電界や残留分極の減少といった疲労の問題点を解決 するために、従来問題点であった誘電体膜のリーク電流 を積極的に利用し、このリーク電流を動作原理として利 用する。これは、誘電体膜と電極との界面に発生するポ テンシャルバリアの形状が、誘電体膜の分極状況によっ て変化することを利用したものであり、またその記憶読 40 み出し時には、抗電界以下の電界を印加して読み出しを 行うこともできることから、分極反転の必要がなく、誘 電体膜の疲労に対する許容範囲の広い不揮発性メモリが 実現できる。さらに、情報の読出しに際しては、誘電体 膜の蓄積電荷ではなくリーク電流の変化を利用している ことから、メモリの性能はキャパシタの蓄積電荷に依存 しないことが特徴となる。従って従来、強誘電体メモリ に用いることが困難であった残留分極が小さな誘電性材 料を用いることも可能となり、より広い材料の選択が行 えるという利点を有する。

18

【0061】ここで、本発明の構成を簡単に説明する。 本発明の基本構成は、誘電体膜の両面に金属や導電性固 体の電極を設けた部分からなる。このときの誘電体膜 は、メモリの動作電圧に適合した抗電界を有すること、 また充分な残留分極を持つこと、そしてリーク電流をメ モリ動作に用いることから、ある程度の導電性を有する ことが望ましい。

【0062】ここで電極材料としては、誘電体の上下で 異なる物性を持つ材料を用いることが望ましく、片方は 高いエネルギーのショットキバリアーを与えるべく、仕 事関数の大きな金属或いは導電性酸化物のような導電性 固体、もう一方の電極に低いショットキバリアーを与え るような仕事関数の低い金属や導電性固体、或いは半導 体特性を持った導電性酸化物等を用いることが望まし い。このように異なる2種の電極材料を用いることによ り、キャパシタの分極対電界ヒステリシス曲線(P-E 曲線)が電圧の極性について非対称となり、一方に電界 を掛けた後この電界を取り去った時の残留分極ともう片 方に電界を掛けてこれを取り去った時の残留分極が異な るような特性を与えることができる。即ち、片方の分極 状態での0バイアス近傍での誘電率ともう片方の分極状 態の誘電率が大きく異なる薄膜キャパシタがこのような 電極構成によって得られるわけで、この誘電率の違いが この半導体記憶装置の動作原理の根幹となっている。

【0063】ここで、仕事関数が大きな値を持つ、即ち大きなポテンシャルバリアが存在する電極界面に注目してこの半導体記憶装置の動作を説明する。ここでは、0パイアス付近での誘電率が大きい場合と小さい場合のこのパリアの性質を比較する。ちなみにこの2つの状態は、抗電界以上の電界を印加することで得ることができる。かかる電極界面の空乏層長は誘電体膜の誘電率 εの1/2乗に比例し、この接合を流れる電流はこの空乏層のトンネル電流で概ね記述でき、その値は空乏層長が大きい場合にはより小さなものとなる。即ち、同じパイアス電界を与えたときのこの接合を流れる電流は、大きな誘電率を与える分極状態では大きな電流が流れることになる。

【0064】本発明の半導体記憶装置では、この分極状態による誘電体膜-電極接合の電流変化を記憶読み出しに用いる電界は、誘電体膜の抗電界以下の値を用いることが必要で、一方メモリの動作速度向上のためにはなるべく大きな電界を掛けて大きな電流を得ることが必要になる。そこで、この読み出し電流を大きくとることを目的に、誘電体膜の電気伝導率を適当な値に調整するため、誘電体膜に希土類元素やNb等の適当な不純物を添加することもできる。この不純物添加はメモリの動作電圧、必要な動作速度、補助回路の構成、誘電体膜の抗電界等の性質や用いる電極の物性によって任意に選ぶことができるが、あまりに高抵抗の場合には充分な動作電流が得られず、一方

あまりに抵抗が低い場合には誘電体膜に充分な電界をかけることができず、誘電体膜における極性反転による情報書き込みが難しくなる。

【0065】さて、ここでこの半導体記憶装置に用いる 電極について簡単に説明する。本発明で用いる電極材料 は、好ましくはその実質的な仕事関数が異なる2種の電 極材料を用いることになる。ここで、仕事関数の大きな 電極材料としては、Pt, Ir, Rh, OS等の各種費 金属のような単純金属やReOs やRuO2 のような金 属的な電子状態を示す電気伝導性酸化物、或いは金属的 10 な電気伝導を示すペロプスカイト型酸化物を用いること ができる。また、一方の仕事関数が小さな電極には各種 半導体や半導体と金属の中間的な物性を持つ、いわゆる 強相関金属的な各種電気伝導性酸化物を用いることがで きる。ここで、このペロプスカイト型酸化物はそのAサ イト構成元素に価数やイオン半径の異なる元素を2種以 上選択することにより、この2種以上のAサイト構成元 素の含有比率を変えることで実質的にその仕事関数を変 化させ、誘電体膜との界面のショットキーバリアを変化 させることができるため、誘電体膜の両面で基本的な組 20 成、構造が同一でありながら、その電気特性が大きく異 なる電極を形成することができ、誘電体膜にかかるスト レスを軽減することや、このメモリの作成プロセスを簡 略化することが可能になる。

【0066】さらに、本発明になる半導体記憶装置では、その競み出しが非破壊読み出しであり、誘電体膜の疲労に関しては通常の蓄積電荷を利用する強誘電体メモリより有利な状況にあるが、記憶書き込みに関しては分極反転を行うため、誘電体膜の疲労が問題となることもある。この際、誘電体膜と電極の界面不整合や誘電体膜30に加わるストレスはこの疲労を増長させることから望ましくないが、上記ペロブスカイト型導電性酸化物を電極に用いた場合、極めて高い格子整合性により、こういった問題を回避することが可能になる。しかも、ペロブスカイト結晶構造の電極上にペロブスカイト型結晶構造の誘電性材料をエピタキシャル成長させることで、さらに界面整合性の向上を得ることができるが、電極膜や誘電体膜が多結晶体の場合も、こういった材料を用いることで充分な効果を得ることができる。

 \mathbb{R}_{2}^{+}

【0067】本発明になる半導体記憶装置は、本質的に 40 は誘電体膜に各種誘電性材料を用いることができるが、上記理由により、電極材料との整合性が良好である材料であることが望ましい。Bai、Sr、TiO。 (BS TO) のような誘電体膜はある種の電極の上にエピタキシャル成長することが知られており、このとき電極の格子定数を適当に選定することにより、ヘテロエピタキシーによって生じた応力により、本来室温では強誘電性を示さない組成の誘電性材料が強誘電性を示す誘電体膜となることも知られている。

【0068】本発明者らは、かかる誘電体膜をその構成 50 ト型酸化物には多様な物質を用いることができるが、例

20

要素として用い、リーク電流の変化を利用した情報の説出しを行う半導体記憶装置を作成した場合、極めて良好な特性を示すことを見い出した。この電極上にエピタキシャル成長したBSTO薄膜は界面状態が良好なことから、良好な耐疲労特性を示し、かかる用途に最適の誘電体膜であると言えるが、その電荷蓄積量は本来強誘電性を示す誘電性材料を用いた強誘電体膜に比べて充分高いとは言えない。従って、蓄積電荷を放出させて情報の読出しを行う従来の強誘電体メモリにこの誘電体膜を用いた場合には、キャパシタ部分の面積を低減し高集積化をはかることにも限界がある。

【0069】一方、上記説明のような、分極方向の変化によって変化するリーク電流を用いてMOSチャンネルを駆動する半導体記憶装置をこの誘電体膜を用いて作成した場合には、蓄積電荷量は素子の動作に直接影響を与えるパラメータではなく、キャパシタ性能、ひいては半導体記憶装置の性能は電荷蓄積量ではなく、リーク電流の変化に依存することになる。従って、上記エピタキシャル成長させたBSTO薄膜をかかる半導体記憶装置に用いた場合には、小さい素子面積でMOSチャンネル等を高速駆動でき、また耐疲労特性にも優れたメモリが得られるわけである。

【0070】ここで、BSTOの組成はエピタキシャル成長させる基板或いは下部電極の格子定数等の条件によって任意に設定することができる。また、読み出し電流を大きくとるための不純物添加による電気抵抗の低減も、Ba或いはSrの一部をSm等、希土類元素で置き換えることにより、容易に行うことができる。電気抵抗の制御にはこの不純物添加による方法の他に、この物質の場合には酸素欠損を導入して電気抵抗を低減することもできる。この酸素欠損の導入は成膜時の雰囲気(たとえばスパッタ時の酸素分圧)を制御することで行うことができる。

【0071】本発明になる半導体記憶装置には、このほかPbTiOsやPLT,PZT等各種誘電性材料を用いることができる。この際にも、読み出し電流増加のため各種不純物の添加や陽イオン欠損の導入等が有効であるが、成膜の容易さや耐疲労特性の観点からはエピタキシャルBSTO薄膜が最も良好な特性を示すと言える。

【0072】ここで、この強誘電性を示すBSTO薄膜は、例えばMgO(200)基板上にエピタキシャル成長したPt(200)を下部電極とし、この上にBSTOをエピタキシャル成長させることで得ることができる。さらに、BSTOより格子定数がやや小さいペロプスカイト型結晶構造を持つ導電性酸化物を下部電極とし、このうえにBSTOを成膜することでも、エピタキシャル成長した強誘電性を示すBSTO薄膜を得ることができる。

【0073】下部電極として用いる導電性ペロプスカイト型酸化物には多様な物質を用いることができるが 例

えばNbを添加して導電性を付与したSrTiO。やCa1-,Y,TiO。のような物質を選ぶことができる。ここで、下部電極に用いる導電性ペロプスカイト型酸化物の格子定数は、その上にエピタキシャル成長させるBSTO薄膜の誘電特性に大きな影響を与える重要な要素であり、これをBSTO本来の格子定数より小さな値を持つ物質を選択して、エピタキシャル成長したBSTOの面内格子定数を低減し、正方晶に転移させることで強誘電性を得ることができる。

【0074】より良好な誘電特性、例えばより高いキュリー温度、より大きな抗電界や飽和電荷を得るためには、BSTOと下部電極の格子ミスマッチを大きくすれば良い。しかし、このミスマッチが大きすぎる場合には、BSTOがエピタキシャル成長しないため、強誘電性を示すBSTO薄膜を得ることができない。上記導電性ベロブスカイト型酸化物は、構成元素を適当に選ぶことによって、幅広い格子定数を有する物質を得ることができることから、下部電極材料として最も好ましいものの一つである。

【0075】本発明になる半導体記憶装置は、強誘電体 20 性を示す誘電体膜の上下に、電子状態の異なる電極を接 合することによって誘電体膜の上下で異なる界面パリア を形成することでその特性が得られる。上記導電性ペロ ブスカイト型酸化物は、その組成比を変化させることや 微量の不純物を添加することにより、その電子状態を大 きく変化させることができるため、これを利用して上部 電極、下部電極で異なる電子状態を持つ電極を形成する ことができる。例えば、下部電極には金属導電性で電気 抵抗率が低いCao.s Yo.s TiOs を用い、上部電極 には半導体的な電気特性を持ち、電気抵抗がより高いC 30 ao.s Yo.2 TiOs を用いることで、非対称のP-E 曲線を有するキャパシタを得ることができる。また、こ のように上下の電極双方に導電性ペロプスカイト型酸化 物を用いることは、良好な整合性を持った界面整合が得 られるため、強誘電体メモリの疲労を改善する上で極め て効果的である。

【0076】また、リーク電流を利用して動作させる場合には、ジュール熱によるキャパシタ内の温度上昇が問題である。即ち、温度上昇は導電率の変化や絶縁破壊をもたらすためメモリ動作上好ましくない。これに対し、エピタキシャル成長によるBSTOの構成元素はPbやBiに比較して軽く、軽い元素から構成される結晶は一般的に熱伝導性に優れる。従って、エピタキシャル成長によるBSTOの利用により、キャパシタ内の温度上昇を回避することも可能となる。

[0077]

【実施例】図1(a),(b)は、実施例で作成された本発明の薄膜キャパシタの構造を示す平面図及び縦断面図であり、以下本発明を実施例に基づいて説明する。

(実施例1及び比較例1)まず、図1に示すように表面 50

22

が平滑なMgO(100)単結晶基板1の上に、下部電極2を形成する導電性材料として(100)配向のPtの薄膜を、基板温度400℃でrfマグネトロンスパッタリング法により成膜し、本発明における導電性基板5とした。ここで、基材のMgO(100)単結晶基板1は立方晶系に属するNaCl型結晶構造を有するもので、Ptの薄膜は約50nmの膜厚で基材の上にエピタキシャル成長して、立方晶系の結晶構造を有していた。

【0078】次に、得られた導電性基板5の上に、誘電体膜3として膜厚約230nmの(Bao ss Srolis) TiOs (正方晶系)の薄膜又はBaTiOs (正方晶系)の薄膜をrfマグネトロンスパッタリング法により成膜して、それぞれ実施例及び比較例とした。ここで、Pt本来の格子定数a。は0.39231nm、(Bao ss Srolis) TiOs 本来の格子定数a。は約0.3978nm、c。は0.400nmである。BaTiOs 本来の格子定数a。は0.3994nm、c。は0.403nmである。従ってa。/a。の値が、実施例についてはa。/a。=1.013で本発明で規定された範囲内であるが、比較例ではa。/a。=1.018となって本発明で規定された範囲を逸脱している。

【0079】なおこのとき、スパッタターゲットとしては($Ba_{0.85}$ $Sr_{0.15}$) TiO_3 焼結体及び $BaTiO_3$ 焼結体からなる4 インチ径、5 mm厚の単元ターゲットをそれぞれ使用し、成膜中の基板温度を600 $\mathbb C$ 、スパッタ雰囲気はAr EO_2 の混合ガスとした。また、形成された誘電体膜の組成をICP 法で分析し、いずれもほぼ化学量論組成であることを確認した。

[0080] 最後に、これらの(Bao.86 Sro.16) TiOs の薄膜又はBaTiOs の薄膜の上に、Niの薄膜をrfマグネトロンスパッタリング法により成膜後、フォトリソグラフィー技術により100μm×100μmの形状に加工して上部電極4を形成し、実施例1及び比較例1の薄膜キャパシタを作成した。

[0081] ここで、導電性基板5の上に誘電体膜3として形成された(Bao.85 Sro.15) TiO3 の薄膜又はBaTiO3 の薄膜は、そのX線回折図にペロプスカイト型結晶構造の(001),(002),(003)面からの回折線のみが現れており、これら誘電体膜3においては(001)面が配向したペロプスカイト型結晶構造が得られていることが判った。またRHEED観察から、これら誘電体膜3は導電性基板5の上にエピタキシャル成長していることが確認された。

【0082】 さらにこれら誘電体膜 3 について、ペロブスカイト型結晶構造を有する格子のc 軸方向の格子定数をX 線回折図の(003)回折角から求めたところ、実施例 1 で形成した(Bao.ss Sro.is)Ti Os の薄膜ではc.=0.417 nm、比較例 1 で形成した Ba Ti Os の薄膜では約0.403 nmであった。即ち、

(Bao.85 Sro.15) TiOs 及びBaTiOs の本来

の c 軸長がそれぞれ約 0.400 nm、0.403 nm であるから、比較例が B a T i O_3 本来の格子定数と同等の値である、即ち c。/c。=1.000 であるのに対し、実施例においては(B a 0.85 S T 0.15) T i O_3 本来の格子定数よりも約 4.2% c 軸が長いことになる。即ち、c。/c。=1.042となる。

【0083】本実施例でc軸方向の格子定数が長くなった理由は、(Bao.ss Sro.1s) TiOs 本来の格子定数a。が下地のPt本来の格子定数a、より適度に大きいため、誘電体膜3を下地であるPtの薄膜の上にエピ 10 タキシャル成長させる際に、(Bao.ss Sro.1s) TiOs が膜面内方向でPtの格子定数に一致するようにミスフィット転移が入ることなく成長し、結果的にペロプスカイト型結晶構造を有する格子が歪んで、膜面内方向について格子定数が縮む一方膜厚方向で格子定数が伸びたためであると考えられる。

【0084】続いて、上述したような実施例1及び比較例1の薄膜キャパシタの各種特性を評価した。まず図2は、実施例1及び比較例1の薄膜キャパシタの容量の温度依存性を示す特性図である。但しここでは、交流電圧20の周波数100kH2、振幅0.1Vとして容量を測定した。図2に示されるように、実施例1の薄膜キャパシタにおいては、室温から温度を上げるにつれて容量が増加し、最大の容量値が得られる温度Tmaxは約200℃であった。なおこのTmaxは、パルク材のキュリー温度に相当する温度であり、(Bao.85 Sro.15)TiO。本来のキュリー温度は約60℃であることが知られているから、本実施例において誘電体膜のキュリー温度が誘電性材料本来のキュリー温度よりも上昇していることが明らかである。30

【0085】一方、比較例1の薄膜キャパシタは、TmaxがBaTiO。本来のキュリー温度とほぼ同じ約120℃であり、誘電体膜のキュリー温度は誘電性材料本来の値と殆ど変化していない。ここでこれらの違いが生じるのは、本実施例では誘電体膜の成長段階でミスフィット転移が入りにくく、上述したようにペロブスカイト型結晶構造を有する格子が歪んだ状態が保たれるのに対し、比較例においては誘電体膜の成長初期状態でペロプスカイト型結晶構造を有する格子が歪んでも、誘電体膜の成長段階でミスフィット転移が入ってもとに戻ってし40まうためであると予想される。

【0086】また図3(a),(b)に、実施例1及び 比較例1の薄膜キャパシタの分極対電界(P-E)ヒス テリシス曲線を示す。但しここでは、ソーヤタワー回路 を使用し5kHzの交流電圧を印加して室温でヒステリ シス曲線を測定した。図3から明らかなように、実施例 1及び比較例1の薄膜キャパシタではともに、印加され る電界との関係で分極に明瞭にヒステリシスが現れてい る。即ち、本実施例の薄膜キャパシタにおいては、誘電 体膜としての(Baoles Srols) TiO3 の薄膜は強 50 24

誘電性を示しており、かつ図3 (a) のヒステリシス曲線から求めた残留分極の大きさは約 $0.11C/m^2$ と実用的に充分な値が得られていた。これに対し、図3 (b) のヒステリシス曲線から求めた比較例1の薄膜キャパシタにおける残留分極の大きさは、約 $0.06C/m^2$ であった。

【0087】さらに図4に、残留分極の温度依存性を示す。図4において、縦軸は20℃での残留分極Pr(20℃)に対するT℃での残留分極Pr(T)の比を表し、図中実線が実施例1の薄膜キャパシタの残留分極の温度依存性、破線が比較例1の薄膜キャパシタの残留分極の温度依存性である。図示される通り本実施例の薄膜キャパシタでは、残留分極の温度依存性についても比較例の薄膜キャパシタに対して著しく改善されている。このように実施例1においては、誘電体膜のキュリー温度が誘電性材料本来のキュリー温度よりも上昇しており、これに伴い残留分極が大きく残留分極の温度依存性の小さい薄膜キャパシタが実現されている。

【0088】次に本実施例では、上述したような薄膜キャパシタとスイッチングトランジスタとしてのMOSトランジスタとを接続して、不揮発性の半導体記憶装置である強誘電体メモリを構成した。ここで、図5(a)(b)にMOSトランジスタの平面図と断面図を示し、図6(a)(b)に薄膜キャパシタの平面図と断面図を示す。そして、以下これらの図面を参照しながら本発明の半導体記憶装置の構成について具体的に示す。

【0089】本実施例においては、図5に示される通り Siの熱酸化膜からなる素子分離領域2で互いに分離された複数のMOSトランジスタが、Si基板11上にマトリックス状に作成される。このときMOSトランジスタは、素子分離領域2上のゲート酸化膜13-1及びゲート電極13-2と、Si基板11内のソース及びドレイン領域14-1,14-12等から形成される。なおここでゲート電極13-2は、半導体記憶装置のワード線の一部を成すものである。また、ソース及びドレイン領域14-1,14-2の他方はコンタクト部10を介して、薄膜キャバシタとの接続用の取り出し電極16と接続される。なお図中、17,18,19は層間絶縁膜、20は平坦化用絶縁膜

【0090】また薄膜キャパシタについては、図6に示すようにMgO(100)単結晶基板1の上にドライブ線の形状を成す(100)配向のPtの薄膜を成膜して下部電極2を形成し、得られた導電性基板5の上に誘電体膜3としての(Bao.85Sro.16)TiO3の薄膜及びNiの薄膜を順次形成した後、MOSトランジスタ側における取り出し電極16と対応する形状にNiの薄膜を加工して上部電極4を形成した。但しここで各薄膜の膜厚、成膜方法等は、図1に示した薄膜キャパシタの場

25

合と同様にした。

【0091】次いで、取り出し電極16及び上部電極4を含む全面上にそれぞれ絶縁膜21-1,21-2を形成した後、研磨加工を施して取り出し電極16及び上部電極4を露出させるとともに表面を平坦化した。続いて、取り出し電極16と上部電極4とが対向、接触した状態で熱処理を施しこれらを金属接合せしめ、結果的にMOSトランジスタと薄膜キャパシタとを接続させて、本実施例の薄膜キャパシタとMOSトランジスタを具備したメモリセルがマトリックス状に配置されてなる半導体記憶装置を得た。図7に、得られた半導体記憶装置の構造の縦断面図を部分的に示す。

【0092】図8はこのような半導体記憶装置の等価回 路図である。図示されるように、ここでは1ビットのメ モリセルが1つのスイッチングトランジスタ24と1つ の薄膜キャパシタ25とからなり、マトリッスク状に配 置される。スイッチングトランジスタ24のゲート電極 はワード線13と結合し、ソース及びドレイン領域14 - 1, 14-2の一方がビット線15に結合する。さら に薄膜キャパシタ25の一対の電極が、それぞれスイッ チングトランジスタ24のソース及びドレイン領域14 - 1, 14-2の他方及びドライプ線22と接続され る。このとき、ワード線13とドライブ線22とが互い に直交して、それぞれワード線選択回路26及びドライ プ線駆動回路27と結合し、ビット線15は2本一組で ビット線対を形成し1本のドライブ線22を挟んでその 両側に配置されるとともに、センスアンプ28と結合し ている。

【0093】この半導体記憶装置の書き込みに際して は、例えばワード線選択回路26により所定のロウアド 30 レスのワード線13を選択し、選択されたワード線13 を活性化してこれと結合するスイッチングトランジスタ 24をON状態にした後、所定のカラムアドレスについ てビット線15に"1"或いは"0"の情報に対応する 電位を付与するとともに、ドライブ線駆動回路27によ りドライブ線22を活性化して書き込み信号を伝達す る。次いで、ワード線13の活性化を停止してスイッチ ングトランジスタ24をOFF状態に戻せば、上述した ようなロウアドレス及びカラムアドレスの積によって選 択されるメモリセル内の薄膜キャパシタ25に、"1" 或いは"0"の情報が蓄積、保持されて情報の書き込み が行われる。この後は、情報が書き込まれたメモリセル のスイッチングトランジスタ24や薄膜キャパシタ25 と結合するワード線13及びドライブ線22の一方が活 性化されても、書き込まれた情報が消失することはな

【0094】一方、半導体記憶装置の読み出しに当って 本来の格子定数 a。は約0.3946 nm、 c。も同じは、まずワード線選択回路 26により所定のロウアドレ く0.3946 nmである。(B a o. 24 S r o. 76) T i スのワード線 1 3を選択し、選択されたワード線 1 3を でいる。 ないのでは、まずの格子定数は約0.3927 nm、 c。も同じ活性化してこれと結合するスイッチングトランジスタ2 50 く0.3927 nmである。従って a / a の値が、

26

4をON状態にする。続いて、所定のカラムアドレスに ついてビット線対をプリチャージしてフローティング状 態とした後、ドライブ線駆動回路27によりドライブ線 22を活性化して所定の電位を付与する。ここで、上述 したようなロウアドレス及びカラムアドレスの積によっ て選択されるメモリセルの薄膜キャパシタ25に蓄積、 保持されていた情報は、スイッチングトランジスタ24 を通してプリチャージされたピット線対のうちの一方の ビット線15に取り出され、取り出された情報に応じた 微小な電位差がピット線対間に形成される。従って、こ の電位差をセンスアンプ28で増幅することで、メモリ セル内の薄膜キャパシタ25に蓄積、保持されていた情 報の読み出しを行うことが可能となる。さらに、上述し たようにして情報の取り出されたメモリセル内の薄膜キ ャバシタ25に対しては、その後所定の動作によって読 み出す前と情報が書き込まれて、情報の再書き込みが行

【0095】なお、以上は本発明の薄膜キャパシタを用いて不揮発性の強誘電体メモリを構成した例であるが、本発明の薄膜キャパシタはDRAM等の揮発性の半導体記憶装置に用いることもできる。図9に、このような本発明の別の半導体記憶装置の等価回路図を示す。図示される通り、ここでは薄膜キャパシタ25における一対の電極側が全て所定の電位に設定されればよく、一般的には、例えば薄膜キャパシタ25の下部電極を全面に形成する以外は、図7と全く同様に半導体記憶装置を構成して、全メモリセルにおいて薄膜キャパシタ25の下部電極が共有化される。

(実施例2及び比較例2) この実施例2及び比較例2の 薄膜キャパシタにおいては、誘電体膜としてそれぞれ (Bao.44 Sro.56) TiO3、(Bao.24 Sro.76) TiO3の薄膜を形成した点が、上述したような実施例 1及び比較例1の薄膜キャパシタと異なる。即ちまず実 施例1と同様に、表面が平滑なMgO(100) 単結晶 基板(立方晶系)の上に、下部電極を形成する導電性材 料として(100)配向のPt(立方晶系)の薄膜を、 基板温度400℃でrfマグネトロンスパッタリング法 により成膜し、導電性基板とした。このとき、Ptの薄 膜は約50nmの膜厚でエピタキシャル成長していた。 10096]次に、得られた導電性基板の上に、誘電体

【0096】次に、得られた導電性基板の上に、誘電体膜として膜厚約230nmの(Bao.44Sro.56)TiOs(立方晶系)の薄膜又は(Bao.24Sro.76)TiOs(立方晶系)の薄膜をrfマグネトロンスパッタリング法によりエピタキシャル成長させて、それぞれ実施例及び比較例とした。ここで、Pt本来の格子定数a。は0.39231nm、(Bao.44Sro.56)TiOs本来の格子定数a。は約0.3946nm、c。も同じく0.3946nmである。(Bao.24Sro.76)TiOs本来の格子定数は約0.3927nm、c。も同じく0.3927nmである。(Bao.24Sro.76)TiOs本来の格子定数は約0.3927nm、c。も同じく0.2027nmである。

実施例についてはa。/a。=1. 006で本発明で規定された範囲内であるが、比較例ではa。/a。=1. 001となって本発明で規定された範囲を逸脱している。

【0097】なおこのとき、スパッタターゲットとしてはBaTiOs焼結体及びSrTiOs焼結体の二元ターゲットを使用し、成膜中の基板温度を600℃、スパッタ雰囲気はArとOsの混合ガスとした。また形成された誘電体膜の組成をICP法で分析し、いずれもほぼ化学最論組成であることを確認した。

【0098】最後に、これらの(Bao 44 Sro 56) TiOs の薄膜又は(Bao 24 Sro 76) TiOs の薄膜の上に、Niの薄膜をrfマグネトロンスパッタリング法により成膜後、フォトリソグラフィー技術により100 μ m×100 μ mの形状に加工して上部電極を形成し、実施例2及び比較例2の薄膜キャパシタを作成した。

【0099】ここで、実施例2で導電性基板の上に誘電体膜として形成された(Bao.44 Sro.56) TiOs の薄膜のX線回折図を、図10に示す。図10に示された 20ように、この(Bao.44 Sro.56) TiOs の薄膜においては、そのX線回折図にペロプスカイト型結晶構造の(100), (200), (300) 面からの回折線のみが現れており、(100) 面が配向したペロプスカイト型結晶構造が得られていることが判った。また、同様に(Bao.24 Sro.76) BaTiOs の薄膜についても、そのX線回折図から(100) 面が配向したペロプスカイト型結晶構造が得られていることが確認された。

【0101】本実施例で c 軸方向の格子定数が長くなった理由は、(B a o. 44 S r o. 56) T i O3 本来の格子定数 a 。 が下地の P t 本来の格子定数 a 。 より適度に大きいため、誘電体膜を下地である P t の薄膜の上にエピタキシャル成長させる際に、(B a o. 44 S r o. 56) T i O が膜面内方向で P t の格子定数に一致するようにミスフィット転移が入ることなく成長し、結果的にペロプスカイト刑結長機造を有する格子が充分に否とで、時面内

28 「数が縮む一方膜厚方向で格子定数』

方向について格子定数が縮む一方膜厚方向で格子定数が伸びたためであると考えられる。

【0102】続いて、上述したような実施例2及び比較例2の薄膜キャパシタの各種特性を評価した。まず図11は、実施例2の薄膜キャパシタの容量の温度依存性を示す特性図である。但しここでは、交流電圧の周波数100kHz、振幅0.1Vとして容量を測定した。図11に示されるように、実施例2の薄膜キャパシタにおいては、室温から温度を上げるにつれて容量が増加し、最10大の容量値が得られる温度Tmaxは約200℃であり、(Bao.44 Sro.56) TiOs 本来のキュリー温度約-40℃よりも大きく上昇している。

【0103】さらに図12(a), (b)に、実施例2 及び比較例2の薄膜キャパシタの分極対電界 (P-E) ヒステリシス曲線を示す。但しここでは、ソーヤタワー 回路を使用し5kHzの交流電圧を印加して室温でヒス テリシス曲線を測定した。図12(a)から明らかなよ うに、実施例2の薄膜キャパシタでは、印加される電界 との関係で分極に明瞭にヒステリシスが現れている。即 ち、本実施例の薄膜キャパシタにおいては、誘電体膜と しての (Bao. 44 Sro. 56) TiOs の薄膜は強誘電性 を示している。しかしながら、比較例2の薄膜キャパシ 夕については図12(b)に示される通り、分極にヒス テリシスが現れず誘電体膜としての (B a 0.24 S ra.76) TiOa の薄膜は強誘電性を示さない。このよ うに実施例2の薄膜キャパシタにおいては、誘電体膜の キュリー温度が誘電性材料本来のキュリー温度よりも室 温を越えて大きく上昇しており、これに伴いパルク材と しては強誘電性を示さず常誘電性を示す誘電性材料に対 して、薄膜化することで強誘電性が付与されている。

(実施例3)この実施例3の薄膜キャパシタにおいては、導電性を有する基板としてNbを0.5mol%添加したSrTiOs(100)単結晶(以下、STO-Nb基板と略す)を使用した。誘電体膜としては、実施例2と同様に、式(Ba0.44 Sr0.56)TiOs で表される組成の誘電体膜を形成した。

【0104】STO-Nb単結晶は、SrTiOs と同様に立方晶に属し、その格子定数 a、は約0.3905 nmである。一方、(Ba0.44Sr0.56)TiOs 誘電体も、本来立方晶に属し、その格子定数 a。は0.3946 nmである。従って、基板と誘電体膜の格子定数の比 a。/a, =1.010であり、本発明で規定された範囲に属する。また、Nbを添加することにより、STO-Nb基板の抵抗率は、約 1Ω cm程度まで抵抗率が低下しており、誘電体膜の電極として十分作用させることができる。

キシャル成長させる際に、(Ba0.44 S r 0.56) T i O 【0 1 0 5】(Ba0.44 S r 0.56) T i O₃ の薄膜は、 が膜面内方向でP t の格子定数に一致するようにミス r f マグネトロンスパッタリングにより、基板温度 6 0 フィット転移が入ることなく成長し、結果的にペロプス 0℃で、A r とO₂ の混合ガス雰囲気中で成膜した。スカイト型結晶構造を有する格子が充分に歪んで、膜面内 50 パッタのターゲットとしてはB a T i O₃ 焼結体及びS

r TiO。 焼結体の二元ターゲットを使用した。 誘電体膜の膜厚は、実施例と同様約230nmとした。 また誘電体膜の組成、即ちBa, Sr, Tiの比率はICP発光分光法により分析したところ、所望の組成比を有する誘電体膜が得られていることが確認された。

【0106】最後に、誘電体膜の上に、上部電極として膜厚100nmのNiの薄膜をrfマグネトロンスパッタリング法にて成膜した。Niの膜は、フォトリソグラフィの手法と化学エッチングを用い、 $100\mu m \times 100\mu m$

【0107】 このような方法により実施例 3として作成された($Ba_{0.44}$ $Sr_{0.56}$) TiO_3 誘電体膜の X 線回折図を、図 13 に示す。この図に示されるように、この($Ba_{0.44}$ $Sr_{0.56}$) TiO_3 からの回折線は、(001) 面,(002) 面,及び(003) 面からのものに限られており、このことから、このようにして作成された($Ba_{0.44}$ $Sr_{0.56}$) TiO_3 誘電体膜においては(001) 面が配向したペロプスカイト構造を有することが確認された。

【0108】次に、このX線回折パターンにおける(B 20 a_{0.44} S r_{0.56}) T i O₃ の (003) の回折角から、(B a_{0.44} S r_{0.56}) T i O₃ の c 軸の長さを算出したところ、c 軸の長さは0.4125 n mであった。この組成の誘電体における本来の格子定数は、0.3946 n m であるから、S T O - N b 基板の上にエピタキシャル成長させることによって、膜厚方向の格子定数が、4.5%伸びたことになる。

【0109】このように、膜厚方向の格子定数が伸びた理由は、実施例2において格子定数が伸びた理由と同じであると考えられる。即ち、誘電性材料として用いた(Bao.44 Sro.56)TiO3の本来の格子定数が、基板として用いられたSTO-Nbの格子定数よりも、適度に大きいため、この誘電性材料をこの基板にエピタキシャル成長させる際に、界面において面内方向の格子定数が一致するように成長した結果、(Bao.44 Sro.56)TiO3の格子定数は面内方向には縮み、これとは対照的に膜厚方向には格子定数が伸びたものと考え

【0110】続いて、このようにして作成した薄膜キャパシタの誘電特性を評価した。図14は、本実施例即ち 40 実施例3において作成した薄膜キャパシタの比誘電率のパイアス電界依存性の測定結果を示す図である。なお比誘電率は、交流電圧100kHz、振幅0.1Vを用いて容量を測定し、容量の値と誘電体膜の厚さ、キャパシタの面積から算出したものである。

【0111】比誘電率はバイアス電界の上昇時と下降時との間でヒステリシスを示した。このようなヒステリシスは、強誘電性を示唆する一つの指標である。強誘電性を確認するために、さらに容量の温度依存性を測定した。

30

[0112] 図15は、この薄膜キャパシタにおける容量の温度依存性の測定結果である。容量は室温から温度を上げるに連れて上昇しており、キュリー温度が室温より高い温度にあることを示している。この結果は、この($Ba_0.44$ $Sr_0.56$)Ti Os 誘電体膜が強誘電性を持つことを示している。

【0113】(Bao.44 Sro.56) TiO3 は、もともとパルクにおいては室温では常誘電相に属することが知られている。従って本実施例において、(Bao.44 Sr 10 0.56) TiO2 の薄膜で強誘電性を示したのは、基板の格子定数より僅かに格子定数が大きい(Bao.44 Sro.56) TiO3 誘電体膜を基板に対してエピタキシャル成長させた効果に他ならない。

(実施例4)図16は、本発明の第4の実施例のダイナミックアクセスメモリ(DRAM)半導体記憶装置の断面図である。41は第1導電型半導体基板、42は素子間分離酸化膜、43はゲート酸化膜、44はワード線、45,47は層間絶縁膜、46は第2導電型不純物拡散層、48はビット線、49は平坦化用絶縁膜、50は研磨停止層、51は単結晶シリコンストレージノード、52はエピタキシャルバリア金属、53はエピタキシャル下部電極、54はエピタキシャル誘電体膜、55は上部電極である。

【0114】第4の実施例の工程順模式断面図を図17に示す。図17(a)はメモリセルのトランジスタ部及びビット線48を形成した後、平坦化用絶縁膜49及び研磨停止層50を形成した後の断面図である。ここでは、絶縁膜を平坦化するためにエッチバック法を用いても良いし、またCMP法などを用いても良い。なお、研磨停止層50としては、酸化アルミニウムなどの絶縁膜を用いることができる。

【0115】次いで、図17 (b) に示すように、公知のフォトリソグラフィ及びプラズマエッチングにより、研磨停止層50の開孔部に引き続き第2導電型不純物拡散層46へのコンタクトホールを形成し、単結晶シリコンの選択成長技術によりストレージノード51を形成した。ストレージノード51はジクロルシランを原料ガスとしたLPCVD法により、成長温度820℃で単結晶シリコンを選択的に埋め込んだ。

【0116】次いで、図17 (c) に示すように、CM Pないしは機械的研磨により研磨停止層50上に形成されている単結晶シリコンを除去し、ニッケルの薄膜61をスパッタ法により形成した。その後、同図 (d) に示すように、フォーミングガス中で500℃の熱処理により単結晶シリコン層の表面をニッケルと反応させて、バリア金属となる単結晶ニッケルシリサイド層を形成し、再びCMP法により研磨停止層50上に形成されているニッケル層を除去し、エピタキシャルバリア金属52とした。

50 【0117】次いで、図17 (e) に示すように、フォ

成した。

トリソグラフィ及びプラズマエッチングにより、ニッケルシリサイド層 5 2 に浅いトレンチを形成した後、下部電極 5 3 となる白金薄膜をスパッタ法により形成した。その後、再びCMP法により研磨停止層 5 0 上に形成されている白金薄膜を除去した後、SrTiO。エピタキシャル誘電体膜 5 4 及びニッケル上部電極 5 5 を順次形成した。なお、誘電体膜の形成には、公知のマグネトロンスパッタ法やMOCVD法などを使用することができる。

【0118】続いて、ここで形成した $SrTiO_3$ 誘電 10体膜 54について、 $\theta-2\theta$ 法によるX線回折測定を行った結果、(100)及びその倍数に相当するピークのみが観察され、(110)、(211),(111)等に対応するピークは観測されなかった。

(実施例5) 図18は、実施例4とほぼ同様の構造であるが、常誘電性を示す誘電体膜の代わりにエピタキシャル成長させたときに生じる不整合歪を利用して強誘電性を歪み誘起させた強誘電体膜を形成し、強誘電体メモリ(FRAM)を形成した例である。41は第1導電型半導体基板、42は素子間分離酸化膜、43はゲート酸化 20膜、44はワード線、45,47は層間絶縁膜、46は第2導電型不純物拡散層、48はビット線、49は平坦化用絶縁膜、50は研磨停止層、51は単結晶シリコンストレージノード、52はエピタキシャルバリア金属、53はエピタキシャル下部電極、56はエピタキシャル誘電体膜、55は上部電極である。

【0119】第5の実施例の工程順模式断面図を図19に示す。図19(b)までは第4の実施例と同様であり、メモリセルのトランジスタ部及びピット線、平坦化用絶縁膜49及び研磨停止層50を形成し、不純物拡散 30層へのコンタクトホールに単結晶シリコンの選択成長技術によりストレージノード51を形成したところである。

【0120】次いで、図19 (c) に示すように、CM Pないしは機械的研磨により研磨停止層上に形成されている単結晶シリコンを除去し、フォトリソグラフィ及びイオンエッチングにより浅いトレンチを形成した。その後、同図(d)に示すように、エピタキシャルバリア金属52として反応性スパッタ法により600℃でTiNをエピタキシャル成長させ、研磨停止層50上について 40 は研磨、除去した。

【0121】次いで、図19(e)に示すように、フォトリソグラフィ及びプラズマエッチングにより、TiN層に浅いトレンチを形成した後、下部電極53となる白金薄膜をスパッタ法により形成した。その後、同図(f)に示すように、再びCMP法により研磨停止層50上に形成されている白金薄膜を除去した後、Bao.sSro.sTiOsエピタキシャル誘電体膜56をエピタキシャル成長させ、白金との不整合歪により歪み誘起強誘電性を付与し、さらにニッケル上部電極55を順次形50

【0122】このように積層したエピタキシャル膜について、 $\theta-2\theta$ 法によるX線回折測定を行った結果、TiN、白金は(200)及びその倍数に相当するピークのみ、またBSTOも同様に(100)及びその倍数に相当するピークのみが観察され、いずれの膜からも(100)、(211)、(111)などに対応するピークは観測されなかった。また、各膜の(200)回折線に

32

白金, BSTOについてそれぞれ0.8°, 0.3°, 0.5°の半値幅が得られ、非常にきれいに(100)面に配向した膜であることが確かめられた。

ついてロッキングカーブの測定を行った結果、TiN、

【0123】さらに、ソーヤータワー回路によりP-E 曲線を測定したところ、強誘電性を示すヒステリシスル ープが観測され、また比誘電率の150℃までの温度依 存性を測定したところ、室温から150℃まで比誘電率 が増大してキュリー温度が150℃以上にあることが確 かめられた。

(実施例6)図20は、本発明の別の実施例の強誘電体メモリ(FRAM)半導体記憶装置の断面図である。4 1は第1導電型半導体基板、42は素子間分離酸化膜、43はゲート酸化膜、44はワード線、45,47は層間絶縁膜、46は第2導電型不純物拡散層、48はピット線、49,59は平坦化用絶縁膜、50は研磨停止層、51は単結晶シリコンストレージノード、53はエピタキシャル下部電極、55は上部電極、56はエピタキシャル誘電体膜、57は単結晶シリコン層、58はフッ化カルシウム膜からなるエピタキシャルバリア絶縁膜、60はアルミ配線である。

0 【0124】この実施例の工程順模式断面図を図21に示す。図21(a)はメモリセルのトランジスタ部及びビット線を形成した後、平坦化用絶縁膜49及び研磨停止層50を形成した後の断面図である。絶縁膜を平坦化するためにエッチバック法を用いても良いし、またCMP法などを用いても良い。ここでも研磨停止層50として酸化アルミニウムなどの絶縁膜を用いることができる。

【0125】次いで、図21 (b) に示すように、公知のフォトリソグラフィ及びプラズマエッチングにより、キャパシタセル形成用の浅いトレンチ部及び第2導電型不純物拡散層46へのコンタクトホールを形成し、選択成長技術によりアモルファスシリコン層62を形成した。成膜技術は、ジシラン及びジボランを原料ガスとしたLPCVD法により、成長温度450℃でアモルファスシリコンを単結晶シリコン基板に対して選択的に成長させた。その後、フォーミングガス中で600℃の熱処理により、シリコン基板界面から固相成長により単結晶シリコンを成長させ、アモルファス層を全て単結晶化した。

50 【0126】次いで、図21 (c) に示すように、CM

Pないしは機械的研磨により研磨停止層50上に形成さ れている単結晶シリコンを除去し、単結晶シリコンスト レージノード51及び単結晶シリコン層57を形成し た。その後、同図(d)に示すように、バリアとなるフ ッ化カルシウム膜58と下部電極53となる白金膜を順 次基板加熱を行いながらスパッタ法によりエピタキシャ ル成長させた。そして、強誘電性材料となるPb2rT i O: のアモルファス膜を室温でスパッタ法により形成 **した後、700℃1分間のランプ加熱により固相成長に** よりエピタキシャル誘電体膜56とした。その後、上部 金属55を形成し、公知のフォトリソグラフィ及びプラ ズマエッチングにより、キャパシタセル形状に加工し た。

【0127】次いで、図21 (e) に示すように、平坦 化用絶縁膜59を形成し、表面をCMP法ないしはエッ チバック法により平坦化した。その後、同図(f)に示 すように、フォトリソグラフィ及びプラズマエッチング により単結晶シリコンストレージノード51及びキャパ ・シタの上部電極55とのコンタクトホールを開孔し、ア ルミ配線60を形成した。

【0128】続いて、ここでのエピタキシャル膜につい T、heta - 2 heta 法によるX線回折測定を行った結果、(100) 及びその倍数に相当するピークのみが観察され、 (110), (211), (111)等に対応するピー クは観測されなかった。

(実施例7) 図22は本発明の第7の実施例に係わる半 導体記憶装置の薄膜キャパシタ部分の構成を示す断面図 である。Si単結晶基板71上にマグネトロンスパッタ を用いて公知の方法により400nmのTiN膜72を エピタキシャル成長させ、この上に下部電極73として 30 200nmのCao.5 Yo.5 TiO3 膜をマグネトロン スパッタを用いて成膜する。このときターゲットとして はCaTiOs 及びYTiOs を用い、成膜雰囲気はA r、酸素の混合ガス中、基板温度は200℃である。

【0129】さらにこの下部電極73上にBao.s Sr 0.5 TiOs 誘電体膜74を200nm、さらにその上 部に上部電極75としてCao.s Yo.2 TiOs 膜を2 00 nm、同様の手法を用いて堆積した。この時点では 下部電極73、上部電極75ならびに誘電体膜74の各 層は非晶質である。これを赤外線ランプアニール装置を 40 用いて700℃1分間のアニールを行い、上下電極7 3, 75、誘電体膜74を単結晶化した。このとき、C a-Y-Ti-O膜は単結晶膜であり、c軸が基板に垂 直に成長していることをX線回折を用いて確認した。

【0130】こうして作成したキャパシタの電流電圧特 性を室温で測定した結果を、図23に示す。図に示すよ うに電流電圧特性は分極方向によって大きなヒステリシ ス特性を示し、±1~3V付近では分極方向によって流 れる電流が1000倍も異なる良好なメモリ機能を有す ることが分かる。従って、このキャパシタを用いて、抗 50 用する場合について記述する。図26にこのような強誘

34

電界以上の電圧を印加して分極を反転させることで1ビ ット情報を書き込み、また抗電界以下のパイアス電圧を 印加して流れる電流値が分極方向により大きく異なるこ とを利用して非破壊読み出しを行う不揮発性半導体記憶 装置を作成することができる。

(実施例8) 実施例7と同様の手法を用いて下部電極に Cao. 8 Yo. 2 TiO2 200nm、誘電体膜としてB ao.s Sro.s TiOs 100nmを堆積し、同様のア ニール方法でエピタキシャル膜を作成した。この上部に 10 上部電極としてPtを堆積して作成したキャパシタの電 流電圧特性を図24に示す。このキャパシタにおいても 実施例7と同様、分極方向によって流れる電流が大きな 変化を示し、これを用いて不揮発性半導体記憶装置を得 ることができる。

(実施例9) 実施例7と同様の手法で下部電極としてC ao.5 Yo.5 TiO:、誘電体膜にBao.45 Lao.05 S To.5 TiOs、上部電極にCao.8 Yo.2 TiOsを それぞれ200mmの膜厚で堆積して熱処理によりエピ タキシャル積層膜を得た。このキャパシタの電流電圧特 20 性を図25に示す。図に示すように、このキャパシタも 分極方向によって大きく異なる電流値を示し、かつ順方 向の電流値が著しく増大していることが分かる。このよ うに誘電体膜に不純物を添加して電気伝導度を変化させ ることにより、大きなリーク電流を得ることができ、こ のキャパシタを用いて不揮発性半導体記憶装置を構成し た際には、より高速の読み出しを行うことが可能になる と共に、耐疲労特性も向上する。

(実施例10) 本実施例は、前記図20に示した装置構 造において、誘電体膜におけるリークを動作原理として 不揮発性半導体記憶装置を作成したものである。

【0131】図20に示すように、スイッチングトラン ジスタとキャパシタからなるメモリセルを使用すれば、 ワード線とピット線により選択されたスイッチングトラ ンジスタを通してキャパシタの強誘電体膜の抗電界以上 の電圧を印加することにより、正又は負の方向に分極さ せて1ピットの情報を書き込むことが可能になる。ま た、同様にキャパシタ素子に抗電界以下の適当な電圧を 印加すると、分極方向により読み出し電流に大きな差が 生じるために、書き込まれた情報を非破壊で読み出すこ とが可能になる。

(実施例11) 本実施例では、本発明による薄膜キャパ シタを集積化した誘電体メモリの回路構成について説明

【0132】本実施例においては、前記図7に示したよ うな構成のメモリセルが、半導体基板上にマトリクス状 に複数配置されている。1つのデジタル信号を記憶する メモリセルを一つのキャパシタと一つのトランジスタか ら構成することも可能であるが、ここでは説明を簡単に するために2つのキャパシタと2つのトランジスタを使 電体メモリの回路構成を示す。

【0133】1つのキャパシタの一方の端子は、MOS トランジスタのソース, ドレインを介してビット線 (B L) に接続され、もう一方の端子はドライブ線(DL) に接続される。もう1つのキャパシタについても、同様 に一方の端子をMOSトランジスタのソース、ドレイン を介してビット線(BL')に接続され、もう一方の端 子をドライブ線(DL)に接続される。なお、BLとB L′の2本のビット線は、対となって同一のセンスアン プ73,74に接続される。また、ドライブ線について 10 れたセンスアンプによりキャバシタの分極反転に十分な は共通な一本の線で良く、ドライブ線の駆動回路71に 接続される。

【0134】キャパシタの一方の端子に接続されたMO Sトランジスタのゲートは、ワード線 (WL) に接続さ れる。同一セル内部の2つのMOSトランジスタのゲー トは同一のワード線WLに接続される。ワード線WL は、ワード線駆動回路72に接続される。

【0135】図26に示した回路構成においては、ビッ ト線対及びドライブ線が平行に配置され、マトリクス状 に配置されている複数のメモリセルのうち、同じ行にあ 20 る複数のメモリセルによって共有されている。一方、ワ ード線はビット線、ドライブ線と直交するように配置し ており、マトリクス状に配置された複数のメモリセルの うち、同じ列にある複数のメモリセルによって共有され ている。

【0136】それぞれのビット線対に1つずつ、センス アンプ73,74が接続されており、個々のセンスアン プ73,74は、センスアンプ活性に信号φact によっ て制御されている。

【0137】さらにビット線対には、入出力 (I/O) 接続回路75,76を介して、BLとI/O、BL'と I/O′がそれぞれ接続される。BLとI/O線の接続 は、1/〇接続信号 φ1/0 によって制御される。

【0138】次に、このような構成の強誘電体メモリの 中の1つのメモリセルに、デジタル信号を記憶させるた めの書込み方法について、図27のタイミングチャート を用いて説明する。

【0139】入出力線 I/O及び I/O′には、予め外 部から書き込むべき信号に対応する相補的な電位が与え られているものとする。例えば、ここでは、I/O線に 40 る。 5 V、I/O線に 0 Vの電位が書き込むべき情報に対応 する電位として設定されているものとする。

【0140】ピット線対は、図27には図示しないプリ チャージ回路によって予め等電位に保たれている。書き 込み動作に入る前に、書き込むべきメモリセルの位置を 示すアドレス情報に対応する特定の行において、プリチ ヤージ信号 pre を解除して、BL及びBL'をあらゆ る電圧源から切り離された状態 (フローティング状態) にする。なおこのとき他の行のビット線対については、 プレチャージ状態を解除しない。

.36

【0141】しかる後に、BLとI/O及びBL'とI /O'を接続するために、書き込むべきアドレスに基づ き特定の行において、 φ1/0 信号を活性化する。この結 果、この行のBLはI/Oと、BL'はI/O'と、そ れぞれ等電位になる。即ち、書き込むべき情報に対応す る電位が、ビット線対に供給される。

【0142】この段階で導入されたビット線対の電位を 安定化するために、このビット線対に接続するセンスア ンプを活性化する。このとき、BLの電位は、活性化さ 高い電圧Vwrite に固定される。

【0143】次に、書き込むべき位置を示すアドレス情 報に対応する特定の列において、ワード線にトランジス 夕をonにするために必要な電位を与える。この結果、 この列の該ワード線に接続するMOSトランジスタがo n状態になり、キャパシタとビット線対とが接続状態に なる。当然このときに該当しない他の列においては、ワ ード線に信号を送らないので、キャパシタとビット線は 電気的に切り離されたままの状態にある。

【0144】ドライプ線(DL)の電位は、先ず0Vに 固定され、次にある時間の経過の後にドライブ線にキャ パシタの分極反転に十分な高い電圧Vwrite を与える。 OVに固定されている間に、BL(電位:Vwrite)と の間に生じた電位差Vwriteにより、BLとDL間に接 続されたキャパシタに書込みが生じるが、このときB L'(電位:0)とDL(電位:0)は同電位なので、 BL、とDL間に接続されたキャパシタには変化が起こ らない。次に、DLにVwrite を与えている間に、B L′(電位:0)との間に生じた電位差-Vwrite によ り、BL′とDL間に接続されたキャパシタに書込みが 生じるが、このときBL(電位:Vwrite)とDLは等 電位なので、BLとDL間に接続されたキャパシタには 変化が起こらない。この結果、BL線に接続されたキャ パシタには電位差Vwrite による残留分極、BL′線に 接続されたキャパシタには電位差-Vwrite による残留 分極が蓄えられる。

【0145】しかる後に、ワード線信号を非選択状態に 戻し、センスアンプの活性化を解除し、ビット線のプレ チャージを開始することにより、書込みの動作は終了す

【0146】曹込み動作終了後の保持状態においては、 BL, BL'はプリチャージ回路により等電位に保持さ れる。このとき、ピット線対の電位とDL電位も等電位 に保つことが望ましい。また、全てのワード線は非選択 状態に保たれるために、キャパシタはピット線対から電 気的に切り離された状態で保持される。キャパシタに接 続するMOSトランジスタは、電源が供給されない状態 ではOFFであり、従ってキャパシタに残留分極の形と して書き込まれた情報は、メモリ回路に電源が供給され

50 ない場合にも、デジタル情報を保持することができる。

【0147】次に、このような方法でメモリ回路の中の 1つのメモリセルに記憶された、デジタル情報を読み出 す方法について、図28の読み出しタイミングチャート を用いて説明する。

【0148】まず、ビット線対の電位をプリチャージ回路を用いて一定の電位に充電する。次に、プリチャージを解除して、ビット線をフローティング状態にする。次いで、アドレスに対応した列の一本のワード線(WL)を選択して、ワード線に接続するMOSトランジスタをon状態にする。これにより、メモリセルのキャバシタ 10と、ビット線対が電気的に接続される。このとき、これ以外の選択されないWLに接続するトランジスタについては、offの状態が保たれる。

【0149】次いで、アドレスに対応した行のドライブ線を選択し、読み出し用の低い電位Vreadをドライブ線に与える。これにより、メモリセル内の2つのキャパシタにVreadが加わることになる。この2つのキャパシタには、互いに異なる方向の残留分極が蓄積されているが、この残留分極はVreadの低い電圧によって反転することはない。従ってこの読み出しは、キャパシタの分極の向きを変えることなく、非破壊で読み出すことが可能である。

【0150】また、他の実施例で説明したように、本発明によるキャパシタは、残留分極の方向によってリーク電流の値が $100\sim1000$ 倍異なる。従って、ピット線BLとBL′に流れ込む電流の値は、キャパシタに書き込まれた分極の向きにより異なる。結果的にビット線対に対して若干異なる電位を与える。

【0151】ビット線対に十分な電位差が生じた段階で、WLの電位を戻し、キャパシタと、ビット線対を電 30 気的に切り離す。この後、DL線の電位も元に戻す。センスアンプを活性化する前にキャパシタとビット線を切り離しても構わないのは、本発明のキャパシタが非破壊で情報を読み出すことができるためである。このようなタイミングの取り方は、キャパシタの蓄積電荷量を読み出す方式の強誘電体メモリにおいては不可能である。

【0152】ここで、φact を選択することにより、センスアンプを活性する。これにより、ビット線対の電位差を増幅し、さらに固定する。このとき、既にメモリセルのトランジスタが offになっているため、増幅され 40 た電位が、キャパシタの分極に影響を与えない。

【0153】ビット線に読み出された電位は、ΦI/0 に信号を送ることにより、I/O及びI/O′に転送することが可能である。情報がI/O,I/O′に転送された後、ビット線対と入出力線対は切り離される。その後、ビット線対は再びプリチャージ状態に戻され、情報の保持状態に戻される。

[0154]

【発明の効果】以上詳述したように本発明(請求項1~ 【図13】実施例3における 11)の第1によれば、誘電体膜の組成の変動等を伴う 50 〇。 薄膜のX線回折を示す図。

38

ことなく、強誘電体メモリ等に用いられる薄膜キャパシタにおいて残留分極及び残留分極の温度依存性を改善することができ、またバルク材としては強誘電性を示さない誘電性材料について、誘電性材料の組成によっては強誘電性の付与された強誘電体薄膜を形成することや、容量が大きくしかも容量の温度依存性が良好で、例えばDRAMに好適に用いられ得る薄膜キャパシタを実現すること等が可能となり、その工業的価値は大なるものがある。

【0155】また、本発明(請求項12)の第2によれば、エピタキシャル誘電体膜の使用により、蓄積電荷量の増大、強誘電性の誘起、メモリセル間でのキャバシタの容量のばらつきの低減、誘電体膜と下地膜の相互拡散の低減などを実現することができ、高集積化した半導体記憶装置を実現が可能になり、本発明の工業的価値は極めて大きい。

【0156】また、本発明(請求項13)の第3によれば、薄膜キャパシタの抗電界以下の電界を印加して行う非破壊読み出しが行えること、さらに整合性が良い誘電体膜・電極接合が得られることにより、強誘電性を示す誘電体膜の分極方向に応じた情報の書込みが行われる、いわゆる強誘電体メモリにおいて、情報の書込み,読出しに伴う薄膜キャパシタの残留分極の低下や抗電界の低下といった疲労が少ない半導体装置を実現することができる。

【図面の簡単な説明】

【図1】本発明の薄膜キャパシタの構造を示す平面図及 び縦断面図。

[図2] 実施例1及び比較例1の薄膜キャパシタの容量 の温度依存性を示す特性図。

【図3】実施例1及び比較例1の薄膜キャパシタの分極 対電界(P-E)ヒステリシス曲線を示す特性図。

【図4】実施例1及び比較例1の薄膜キャパシタの残留 分極の温度依存性を示す特性図。

【図5】本発明の半導体記憶装置におけるMOSトランジスタの構造を示す平面図と縦断面図。

【図6】本発明の半導体記憶装置における薄膜キャパシ タの構造を示す平面図と縦断面図。

【図7】本発明の半導体記憶装置の構造を部分的に示す 10 縦断面図。

【図8】図6に示される半導体記憶装置の等価回路図。

【図9】本発明の別の半導体記憶装置の等価回路図。

【図10】 (Bao.44 Sro.56) TiO; の薄膜のX線回折図。

【図11】実施例2の薄膜キャパシタの容量の温度依存性を示す特性図。

【図12】実施例2及び比較例2の轉膜キャパシタの分極対電界(P-E)ヒステリシス曲線を示す特性図。

[図13] 実施例3における (B ao. 44 S r o. 56) T i O. 遊聴のX線回折を示す図。

【図14】実施例3において作成した薄膜キャパシタの 比誘電率のパイアス電界依存性を示す図。

【図15】実施例3において作成した(Bao.44Sr 0.56) TiOs 薄膜キャパシタにおける容量の温度依存 性の測定結果を示す図。

【図16】第4の実施例のダイナミックアクセスメモリ (DRAM) 半導体記憶装置の断面図。

【図17】第4の実施例のDRAMの製造方法を示す工 程断面図。

【図18】第5の実施例に係わる強誘電体メモリを示す 10 断面図。

【図19】第5の実施例の強誘電体メモリの製造方法を 示す工程断面図。

【図20】第6の実施例に係わる強誘電体メモリを示す 断面図。

【図21】第6の実施例の強誘電体メモリの製造方法を 示す工程断面図。

【図22】第7の実施例に係わる半導体記憶装置の薄膜 キャパシタ部分の構成を示す断面図。

【図23】第7の実施例におけるキャパシタの電流電圧 20 特性を示す図。

【図24】第8の実施例におけるキャパシタの電流電圧 特性を示す図。

【図25】第9の実施例におけるキャパシタの電流電圧 特性を示す図。

【図26】第11の実施例に係わる強誘電体メモリの回 路構成を示す図。


【図27】第11の実施例における書込み方法を説明す るためのタイミングチャート。

【図28】第11の実施例における読出し方法を説明す 30 58…フッ化カルシウム膜 るためのタイミングチャート。


【符号の説明】


- 1…単結晶基板
- 2…下部電極
- 3…誘電体膜
- 4…上部電極
- 5…導電性基板
- 10…コンタクト部
- 11···S i 基板
- 13…ワード線
- 15…ビット線
- 16…取り出し電極
- 22…ドライブ線
- 24…スイッチングトランジスタ
- 25…薄膜キャパシタ
- 26…ワード線駆動回路
- 27…ドライブ線駆動回路
- 28…センスアンプ
- 41…第1導電型半導体基板
- 44…ワード線
- 46…第2導電型不純物拡散層
 - 48…ビット線
 - 50…研磨停止層
 - 51…単結晶シリコンストレージノード
 - 52…エピタキシャルパリア金属
 - 53…エピタキシャル下部電極
 - 54…エピタキシャル誘電体膜
 - 55…上部電極
 - 56…エピタキシャル誘電体膜
 - 57…単結晶シリコン層
- - 60…アルミ配線


[図4]





[図7]



























【図18】









【図26】



【図27】



[図28]



フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/822

7735-4M

H01L 27/10

621 Z

(72)発明者 川久保 隆 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 福島 伸 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 佐野 賢也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内